• 한국전기전자재료학회논문지
• /
• 제16권3호
• /
• pp.181-185
• /
• 2003

Influence of post gate oxidation anneal on Negative Bias Temperature Instability (NBTI) of PMOSFE has been investigated. At oxidation anneal temperature raised above 950$^{\circ}$C, a significant improvement of NBTI was observed which enables to reduce PMO V$\_$th/ shift occurred during a Bias Temperature (BT) stress. The high temperature anneal appears to suppress charge generations inside the gate oxide and near the silicon oxide interface during the BT stress. By measuring band-to-band tunneling currents and subthreshold slopes, reduction of oxide trapped charges and interface states at the high temperature oxidation anneal was confirmed.

• 한국정보통신학회논문지
• /
• 제12권9호
• /
• pp.1599-1604
• /
• 2008

본 연구에서 나노구조 FinFET 제작시 게이트산화막 특성이 서브문턱영역에서 전송특성에 미치는 영향을 분석하고자 한다. 이를 위하여 분석학적 전송모델을 사용하였으며 분석학적 모델을 유도하기 위하여 포아슨방정식을 이용하였다. 나노구조 FinFET에서 문턱전압이하의 전류전도에 영향을 미치는 열방사전류와 터널링전류에 대하여 분석하였으며 본 연구의 모델이 타당하다는 것을 입증하기 위하여 서브문턱스윙값을 이차원 시뮬레이션값과 비교하였다. 결과적으로 본 연구에서 제시한 전송특성모델이 이차원 시뮬레이션모델과 매우 잘 일치하였으며 FinFET의 전송특성이 게이트산화막의 특성에 따라 매우 큰 변화를 보이는 것을 알 수 있었다. 특히 게이트길이가 작아지면서 전송특성에 커다란 영향을 미치는 터널링특성에 대하여 집중적으로 분석하였다.

• 한국정보통신학회논문지
• /
• 제10권10호
• /
• pp.1815-1821
• /
• 2006

본 연구에서는 20m이하 채널길이를 가진 FinFET에 대하여 문턱 전압이 하에서 서브문턱 스윙을 분석하였다. 분석을 위하여 분석 학적 전류모델을 개발하였으며 열방사 전류 및 터 널링 전류를 포함하였다. 열방사전류는 포아슨 방정식에 의하여 구한 포텐셜분포 및 맥스월-볼쯔만통계를 이용한 캐리어분포를 이용하여 구하였으며 터널링전류는 WKB(Wentzel-Kramers-Brillouin) 근사를 이용하였다. 이 두 모델은 상호 독립적이므로 각각 전류를 구해 더 함으로써 차단전류를 구하였다. 본 연구에서 제시한 모델을 이용하여 구한 서브문턱스윙 값이 이차원시뮬레이션 값과 비교되었으며 잘 일치함을 알 수 있었다. 분석 결과 10nm이하에서 특히 터널링의 영향이 증가하여 서브문턱스윙특성이 매우 저하됨을 알 수 있었다. 이러한 단채널현상을 감소시키기 위하여 채널두께 및 게이트산화막의 두께를 가능한 한 얇게 제작하여 야함을 알았으며 이를 위한 산화공정 개발이 중요하다고 사료된다. 또한 채널도핑 변화에 따른 서브문턱 스윙 값을 구하였으며 저도핑영역에서 일정한 값을 가지는 것을 알 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.197-197
• /
• 2011

In this study, in contrast with cases in which Scanning Tunneling Microscopy (STM) tip-induced reactions were instigated by the tunneling electrons, the local electric field, or the mechanical force between a tip and a surface, we found that the tungsten oxide (WO3) covered tungsten (W) tip of a STM acted as a chemical catalyst for the S-H dissociative adsorption of phenylthiol and 1-octanethiol onto a Ge(100) surface. By varying the distance between the tip and the surface, the degree of the tip-catalyzed adsorption could be controlled. We have found that the thiol head-group is the critical functional group for this catalysis and the catalytic material is the WO3 layer of the tip. After removing the WO3 layer by field emission treatment, the catalytic activity of the tip has been lost. 3-mercapto isobutyric acid is a chiral bi-functional molecule which has two functional groups, carboxylic acid group and thiol group, at each end. 3-Mercapto Isobutyric Acid adsorbs at Ge(100) surface only through carboxylic acid group at room temperature and this adsorption was enhanced by the tunneling electrons between a STM tip and the surface. Using this enhancement, it is possible to make thiol group-terminated surface where we desire. On the other hand, surprisingly, the WO3 covered W tip of STM was found to act as a chemical catalyst to catalyze the adsorption of 3-mercapto isobutyric acid through thiol group at Ge(100) surface. Using this catalysis, it is possible to make carboxylic acid group-terminated surface where we want. This functional group-selective adsorption of bi-functional molecule using the catalysis may be used in positive lithographic methods to produce semiconductor substrate which is terminated by desired functional groups.

• 한국자기학회지
• /
• 제9권6호
• /
• pp.291-295
• /
• 1999

IrMn을 반강자성체로 사용하고 순수한 Al을 자연산화시켜서 제작한 Al203를 절연층으로 사용한 spin-valve 형태의 NiFe/Co/Al2O3/Co/IrMn 터널링 접합의 자기저항효과를 조사하였다. IrMn의 두께가 약 100$\AA$이상일 경우 강자성체와의 교환상호작용이 발생하기 때문에 NiFe(183$\AA$)/Co(17$\AA$)/Al-oxide(16$\AA$)IrMn(100$\AA$) 터널링 접합에서 자기저항효과가 관찰되며 TMR비(%)는 $\pm$20 Oe의 인가자장에서 10% 이상의 값을 갖는다. 하부 자성층인 NiFe/Co의 길이방향으로 수행한 자장 중 열처리에 의해 저항은 다소 감소하고 TMR비(%)는 열처리온도에 따라 증가하여 20$0^{\circ}C$에서 23%의 최대값을 갖는다. 자성층의 폭을 변호시켜 접합면적을 달리한 시료의 TMR비(%)는 접합면적이 증가할수록 증가하고 저항은 감소한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 추계종합학술대회
• /
• pp.881-883
• /
• 2005

게이트의 길이가 100nm 이하인 경우에는 절연막의 두께도 1.5nm 이하로 스케일링되며, 도핑농도도 증가하게 되기 때문에 소자의 문턱전압 변화, 게이트 절연막의 터널링에 의한 허용치 이상의 누설전류의 발생 등 여러 가지 문제점이 발생될 수 있다. SiO$_2$ 유전체는 1.5nm 두께 이하에서 터널링 전류가 1A/cm$^2$ 이상이 될 것으로 예상되므로, 게이트 절연막으로 사용될 수 없다. 본 연구에서는 이러한 터널링에 의한 누설전류의 영향을 줄이기 위하여 더블게이트 MOSFET(DGMOSFET)를 고안하였다. SiO$_2$ 유전체의 두께가 1nm이하에서도 이러한 누설전류의 영향을 줄일 수 있게 되었다. 그러나 나노 크기의 소자를 개발하기 위해서는 유전율이 매우 큰 게이트 절연체가 개발되어야 한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2006년도 춘계종합학술대회
• /
• pp.865-868
• /
• 2006

본 연구에서는 20nm이하 채널길이를 가진 이중게이트 FinFET에 대하여 문턱전압이하에서 서브문턱스윙을 분석하였다. 분석을 위하여 분석학적 전류모델을 개발하였으며 열방사 전류 및 터널링 전류를 포함하였다. 열방사전류는 포아슨방정식에 의하여 구한 포텐셜분포 및 맥스월-볼쯔만통계를 이용한 캐리어분포를 이용하여 구하였으며 터널링전류는 WKB(Wentzel-framers-Brillouin)근사를 이용하였다. 이 두 모델은 상호 독립적이므로 각각 전류를 구해 더함으로써 차단전류를 구하였다. 본 연구에서 제시한 모델을 이용하여 구한 서브문턱스윙값이 이차원시뮬레이션값과 비교되었으며 잘 일치함을 알 수 있었다. 분석 결과 10nm이하에서 특히 터널링의 영향이 증가하여 서브문턱스윙특성이 매우 저하됨을 알 수 있었다 이러한 단채널현상을 감소시키기 위하여 채널두께 및 게이트산화막의 두께를 가능한한 않게 제작하여야함을 알았으며 이를 위한 산화공정개발이 중요하다고 사료된다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2006년도 춘계종합학술대회
• /
• pp.869-872
• /
• 2006

본 연구에서는 나노구조 이중게이트 FinFET에 대하여 문턱전압이동 특성을 분석하였다. 분석을 위하여 분석학적 전류모델을 개발하였으며 열방사 전류 및 터널링 전류를 포함하였다. 열방사전류는 포아슨방정식에 의하여 구한 포텐셜분포 및 맥스월-볼쯔만통계를 이용한 캐리어분포를 이용하여 구하였으며 터널링전류는 WKB(Wentzel-framers-Brillouin)근사를 이용하였다. 이 두 모델은 상호 독립적이므로 각각 전류를 구해 더함으로써 문턱전압을 구하였다. 본 연구에서 제시한 모델을 이용하여 구한 문턱전압이동값이 이차원시뮬레이션값과 비교되었으며 잘 일치함을 알 수 있었다. 분석 결과 10nm이하에서 특히 터널링의 영향이 증가하여 문턱전압이동이 매우 현저하게 나타남을 알 수 있었다. 이러한 단채널현상을 감소시키기 위하여 채널두께 및 게이트산화막의 두께를 가능한한 얇게 제작하여야함을 알았으며 이를 위한 산화공정개발이 중요하다고 사료된다.

• 한국정보통신학회논문지
• /
• 제11권4호
• /
• pp.760-765
• /
• 2007

본 연구에서는 나노구조 이중게이트 FinFET에 대하여 문턱전압이동 특성 및 드레인유기장벽저하(Drain Induced Barrier Lowering; DIBL)특성을 분석하였다. 분석을 위하여 분석학적 전류모델을 개발하였으며 열방사전류 및 터널링전류를 포함하였다. 열방사전류는 포아슨방정식에 의하여 구한 포텐셜분포 및 맥스월-볼쯔만통계를 이용한 캐리어분포를 이용하여 구하였으며 터널링 전류는 WKB(Wentzel-Kramers-Brillouin)근사를 이용하였다. 이 두 모델은 상호 독립적이므로 각각 전류를 구해 더함으로써 문턱 전압을 구하였다. 본 연구에서 제시한 모델을 이용하여 구한 문턱 전압 이동값이 이차원 시뮬레이션값과 비교되었으며 잘 일치함을 알 수 있었다. 분석 결과 10nm 이하에서 특히 터널링의 영향이 증가하여 문턱전압이동 및 DIBL이 매우 현저하게 나타남을 알 수 있었다. 이러한 단채널현상을 감소시키기 위하여 채널두께 및 게이트산화막의 두께를 가능한한 얇게 제작하여야함을 알았으며 이를 위한 산화공정개발이 중요하다고 사료된다.

• 전기전자학회논문지
• /
• 제23권1호
• /
• pp.29-34
• /
• 2019

본 논문에서는 10 nm 이하 무접합 원통형 MOSFET의 온-오프 전압 ${\Delta}V_{on-off}$에 대하여 고찰하였다. 문턱전압이하 전류가 $10^{-7}A$일 때 게이트 전압을 온 전압, $10^{-12}A$일 때 게이트 전압을 오프 전압으로 정의하고 그 차를 구하였다. 10 nm 이하에서는 터널링 전류를 무시할 수 없기 때문에 터널링 전류의 유무에 따라 ${\Delta}V_{on-off}$의 변화를 관찰하였다. 이를 위하여 포아송방정식을 이용하여 채널 내 전위분포를 구하였으며 WKB 근사를 이용하여 터널링 전류를 구하였다. 결과적으로 10 nm 이하 JLCSG MOSFET에서 터널링 전류에 기인하여 ${\Delta}V_{on-off}$가 증가하는 것을 알 수 있었다. 특히 8 nm 이하의 채널길이에서 급격히 증가하였으며 채널 반지름과 산화막 두께가 증가할수록 ${\Delta}V_{on-off}$는 증가하는 것을 알 수 있었다.