Fig. 1. Schematic cross sectional diagram of Junctionless Cylindrical Surrounding Gate (JLCSG) MOSFET. 그림 1. 무접합 원통형 게이트 MOSFET의 단면도
Fig. 2. Comparison with potential energy of this model for channel length under given conditions for (a) Lg = 5nm and (b) Lg = 10nm. 그림 2. 주어진 조건에서 채널길이에 대한 포텐셜에너지 비교 (a) Lg = 5nm와 (b) Lg = 10nm
Fig. 3. Comparison with composition of tunneling current for drain current in subthreshold region with channel length and radius as parameters. 그림 3. 파라미터가 채널길이 및 반지름일 경우, 문턱전압 이하 영역에서 드레인 전류에 대한 터널링 전류의 구성비 비교
Fig. 4. Transfer curves of drain current vs. gate voltage with a channel length as a parameter. 그림 4. 파라미터가 채널길이일 경우, 드레인 전류와 게이트 전압의 전송특성곡선
Fig. 5. Transfer curves of drain current vs. gate voltage with a channel radius as a parameter for (a) Lg = 5nm and (b) Lg = 7nm. 그림 5. 파라미터가 채널 반지름일 경우, 드레인 전류와 게이트 전압의 전송특성곡선 (a) Lg = 5nm와 (b) Lg = 7nm
Fig. 6. Transfers curves of drain current vs. gate voltage with a gate oxide thickness as a parameter. 그림 6. 파라미터가 산화막 두께인 경우, 드레인 전류와 게이트 전압의 전송특성곡선
Fig. 7. ΔVon-off for channel length with a channel radius as a parameter. 그림 7. 채널 반지름이 파라미터일 경우, 채널길이에 대한 ΔVon-off
Fig. 8. ΔVon-off for channel length with a gate oxide thickness as a parameter. 그림 8. 산화막 두께가 파라미터일 경우, 채널길이에 대한 ΔVon-off
References
- C. Li, Y. Zhuang, S. Di and R. Han and G. Jin, "Subthreshold Behavior Models for Nanoscale Short-Channel Junctionless Cylindrical Surrounding-Gate MOSFETs," IEEE Transactions on Electron Devices, vol. 60, no. 11, pp. 3655-3662, 2013. DOI: 10.1109/TED.2013.2281395
- C. Jiang, R. Liang, J. Wang and J. Xu, "A Study of Subthreshold Behavior of Short Channel Junctionless Cylindrical Surrounding-Gate MOSFETs from an Electrostatic Potential Viewpoint," 2015 International Symposium on Next-Generation Electronics (ISNE), Taipei, Taiwan, pp. 1-4, 2015. DOI: 10.1109/ISNE.2015.7131955
- Z. Ding, G. Hu, J. Gu, R. Liu, L. Wang and T. Tang, "An analytical model for channel potential and subthreshold swing of the symmetric and asymmetric double-gate MOSFETs," Microelectronics Journal, vol. 42, pp. 515-519, 2011. DOI: 10.1016/j.mejo.2010.11.002
- M. K. Pandian and N. B. Balamurugan, "Analytical Threshold Voltage Modeling of Surrounding Gate Silicon Nanowire Transistors with Different Geometries," Journal of Electrical Engineering & Technology, vol. 9, no. 6, pp. 2079-2088, 2014. DOI: 10.5370/JEET.2014.9.6.2079
- H. K. Jung, and S. Dimitrijev, "Optimum top and bottom thickness and flat-band voltage for improving subthreshold characteristics of 5 nm DGMOSFET," Superlattices and Microstructures, vol. 101, no. 1, pp. 285-292, 2017. DOI: 10.1016/j.spmi.2016.11.040
- C. Li, Y. Zhuang, R. Han and G. Jin, "Subthreshold behavior models for short-channel junctionless tri-material cylindrical surrounding-gate MOSFET," Microelectronics Reliability, vol. 54, no. 6-7, pp. 1274-1281, 2014. DOI: 10.1016/j.microrel.2014.02.007
- H. K. Jung, and S. Dimitrijev, "The Impact of Tunneling on the Subthreshold Swing in Sub-20 nm Asymmetric Double Gate MOSFETs," International Journal of Electrical and Computer Engineering, vol. 6, no. 6, pp. 2730-2734, 2016. DOI: 10.11591/ijece.v6i6.pp2730-2734
- N. Trivedi, M. Kumar, S. Haldar, S. Deswal, M. Gupta and R. S. Gupta, "Analytical modeling of Junctionless Accumulation Mode Cylindrical Surrounding Gate MOSFET (JAM-CSG)," International Journal of Numerical Modeling, vol. 29, no. 6, pp. Nov./Dec. 2016. DOI: 10.1002/jnm.2162