DOI QR코드

DOI QR Code

Analysis of On-Off Voltage △Von-off in Sub-10 nm Junctionless Cylindrical Surrounding Gate MOSFET

10 nm 이하 무접합 원통형 MOSFET의 온-오프전압△Von-off에 대한 분석

  • Jung, Hak-kee (Dept. of Electronic Engineering, Kunsan National University)
  • Received : 2019.02.11
  • Accepted : 2019.03.26
  • Published : 2019.03.31

Abstract

We investigated on-off voltage ${\Delta}V_{on-off}$ of sub-10 nm JLCSG (Junctionless Cylindrical Surrounding Gate) MOSFET. The gate voltage was defined as ON voltage for the subthreshold current of $10^{-7}A$ and OFF voltage for the subthreshold current of $10^{-12}A$, and the difference between ON and OFF voltage was obtained. Since the tunneling current was not negligible at 10 nm or less, we observe the change of ${\Delta}V_{on-off}$ depending on the presence or absence of the tunneling current. For this purpose, the potential distribution in the channel was calculated using the Poisson equation and the tunneling current was calculated using the WKB approximation. As a result, it was found that ${\Delta}V_{on-off}$ was increased due to the tunneling current in JLCSG MOSFETs below 10 nm. Especially, it increased rapidly with channel lengths less than 8 nm and increased with increasing channel radius and oxide thickness.

본 논문에서는 10 nm 이하 무접합 원통형 MOSFET의 온-오프 전압 ${\Delta}V_{on-off}$에 대하여 고찰하였다. 문턱전압이하 전류가 $10^{-7}A$일 때 게이트 전압을 온 전압, $10^{-12}A$일 때 게이트 전압을 오프 전압으로 정의하고 그 차를 구하였다. 10 nm 이하에서는 터널링 전류를 무시할 수 없기 때문에 터널링 전류의 유무에 따라 ${\Delta}V_{on-off}$의 변화를 관찰하였다. 이를 위하여 포아송방정식을 이용하여 채널 내 전위분포를 구하였으며 WKB 근사를 이용하여 터널링 전류를 구하였다. 결과적으로 10 nm 이하 JLCSG MOSFET에서 터널링 전류에 기인하여 ${\Delta}V_{on-off}$가 증가하는 것을 알 수 있었다. 특히 8 nm 이하의 채널길이에서 급격히 증가하였으며 채널 반지름과 산화막 두께가 증가할수록 ${\Delta}V_{on-off}$는 증가하는 것을 알 수 있었다.

Keywords

JGGJB@_2019_v23n1_29_f0001.png 이미지

Fig. 1. Schematic cross sectional diagram of Junctionless Cylindrical Surrounding Gate (JLCSG) MOSFET. 그림 1. 무접합 원통형 게이트 MOSFET의 단면도

JGGJB@_2019_v23n1_29_f0002.png 이미지

Fig. 2. Comparison with potential energy of this model for channel length under given conditions for (a) Lg = 5nm and (b) Lg = 10nm. 그림 2. 주어진 조건에서 채널길이에 대한 포텐셜에너지 비교 (a) Lg = 5nm와 (b) Lg = 10nm

JGGJB@_2019_v23n1_29_f0003.png 이미지

Fig. 3. Comparison with composition of tunneling current for drain current in subthreshold region with channel length and radius as parameters. 그림 3. 파라미터가 채널길이 및 반지름일 경우, 문턱전압 이하 영역에서 드레인 전류에 대한 터널링 전류의 구성비 비교

JGGJB@_2019_v23n1_29_f0004.png 이미지

Fig. 4. Transfer curves of drain current vs. gate voltage with a channel length as a parameter. 그림 4. 파라미터가 채널길이일 경우, 드레인 전류와 게이트 전압의 전송특성곡선

JGGJB@_2019_v23n1_29_f0005.png 이미지

Fig. 5. Transfer curves of drain current vs. gate voltage with a channel radius as a parameter for (a) Lg = 5nm and (b) Lg = 7nm. 그림 5. 파라미터가 채널 반지름일 경우, 드레인 전류와 게이트 전압의 전송특성곡선 (a) Lg = 5nm와 (b) Lg = 7nm

JGGJB@_2019_v23n1_29_f0006.png 이미지

Fig. 6. Transfers curves of drain current vs. gate voltage with a gate oxide thickness as a parameter. 그림 6. 파라미터가 산화막 두께인 경우, 드레인 전류와 게이트 전압의 전송특성곡선

JGGJB@_2019_v23n1_29_f0007.png 이미지

Fig. 7. ΔVon-off for channel length with a channel radius as a parameter. 그림 7. 채널 반지름이 파라미터일 경우, 채널길이에 대한 ΔVon-off

JGGJB@_2019_v23n1_29_f0008.png 이미지

Fig. 8. ΔVon-off for channel length with a gate oxide thickness as a parameter. 그림 8. 산화막 두께가 파라미터일 경우, 채널길이에 대한 ΔVon-off

References

  1. C. Li, Y. Zhuang, S. Di and R. Han and G. Jin, "Subthreshold Behavior Models for Nanoscale Short-Channel Junctionless Cylindrical Surrounding-Gate MOSFETs," IEEE Transactions on Electron Devices, vol. 60, no. 11, pp. 3655-3662, 2013. DOI: 10.1109/TED.2013.2281395
  2. C. Jiang, R. Liang, J. Wang and J. Xu, "A Study of Subthreshold Behavior of Short Channel Junctionless Cylindrical Surrounding-Gate MOSFETs from an Electrostatic Potential Viewpoint," 2015 International Symposium on Next-Generation Electronics (ISNE), Taipei, Taiwan, pp. 1-4, 2015. DOI: 10.1109/ISNE.2015.7131955
  3. Z. Ding, G. Hu, J. Gu, R. Liu, L. Wang and T. Tang, "An analytical model for channel potential and subthreshold swing of the symmetric and asymmetric double-gate MOSFETs," Microelectronics Journal, vol. 42, pp. 515-519, 2011. DOI: 10.1016/j.mejo.2010.11.002
  4. M. K. Pandian and N. B. Balamurugan, "Analytical Threshold Voltage Modeling of Surrounding Gate Silicon Nanowire Transistors with Different Geometries," Journal of Electrical Engineering & Technology, vol. 9, no. 6, pp. 2079-2088, 2014. DOI: 10.5370/JEET.2014.9.6.2079
  5. H. K. Jung, and S. Dimitrijev, "Optimum top and bottom thickness and flat-band voltage for improving subthreshold characteristics of 5 nm DGMOSFET," Superlattices and Microstructures, vol. 101, no. 1, pp. 285-292, 2017. DOI: 10.1016/j.spmi.2016.11.040
  6. C. Li, Y. Zhuang, R. Han and G. Jin, "Subthreshold behavior models for short-channel junctionless tri-material cylindrical surrounding-gate MOSFET," Microelectronics Reliability, vol. 54, no. 6-7, pp. 1274-1281, 2014. DOI: 10.1016/j.microrel.2014.02.007
  7. H. K. Jung, and S. Dimitrijev, "The Impact of Tunneling on the Subthreshold Swing in Sub-20 nm Asymmetric Double Gate MOSFETs," International Journal of Electrical and Computer Engineering, vol. 6, no. 6, pp. 2730-2734, 2016. DOI: 10.11591/ijece.v6i6.pp2730-2734
  8. N. Trivedi, M. Kumar, S. Haldar, S. Deswal, M. Gupta and R. S. Gupta, "Analytical modeling of Junctionless Accumulation Mode Cylindrical Surrounding Gate MOSFET (JAM-CSG)," International Journal of Numerical Modeling, vol. 29, no. 6, pp. Nov./Dec. 2016. DOI: 10.1002/jnm.2162