• 대한전자공학회논문지
• /
• 제18권5호
• /
• pp.10-14
• /
• 1981

This paper deals with design of circuit that gives a linear relationship between the voltage controlling the Phase delay an인e of thrysistor trigger pulse and the average voltage in the load. The design is based an the method of linear triggering of thrysistion. It is shown that method is also effective with the input signal how variable frequencies.

• Journal of Power Electronics
• /
• 제17권6호
• /
• pp.1650-1657
• /
• 2017

In this study, the distributed secondary voltage control of islanded microgrids with multi-agent consensus algorithm is investigated. As an alternative to a time-triggered approach, an event-triggered scheme is proposed to reduce the communication load among inverter-based distributed generators (DGs). The proposed aperiodic control scheme reduced unnecessary utilization of limited network bandwidth without degrading control performance. By properly establishing a distributed triggering condition in DG local controller, each inverter is only required to send voltage information when its own event occurs. The compensation of voltage amplitude deviation can be realized, and redundant data exchange related to fixed high sampling rate can be avoided. Therefore, an efficient use of communication infrastructure can be realized, particularly when the system is operating in steady state. The effectiveness of the proposed scheme is verified by simulations on a microgrid test system.

• 전기전자학회논문지
• /
• 제11권1호통권20호
• /
• pp.69-76
• /
• 2007

본 논문에서는 CMOS 공정기반의 BiCMOS LVDS 구동기를 설계하여 고속 I/O 인터페이스에 적용하고자 한다. 칩 면적을 줄이고 LVDS 구동기의 감내성을 향상시키기 위해 lateral 바이폴라 트랜지스터를 설계하여 LVDS 구동기의 바이폴라 스위칭으로 대체하였다. 설계된 바이폴라 트랜지스터는 20가량의 전류이득을 지니며, 설계된 LVDS 드라이버 셀 면적은 $0.01mm^2$로 설계되었다. 설계된 LVDS 드라이버는 1.8V의 전원 전압에서 최대 2.8Gb/s의 데이터 전송속도를 가진다. 추가적으로 ESD 현상을 보호하기 위해 새로운 구조의 ESD 보호 소자를 설계하였다. 이는 SCR구조에서 PMOS, NMOS의 턴-온 특성을 이용 낮은 트리거링 전압과 래치 업 현상을 최소화 시킬 수 있다. 시뮬레이션 결과 2.2V의 트리거링 전압과 1.1V의 홀딩 전압을 확인할 수 있었다.

• 전기전자학회논문지
• /
• 제15권4호
• /
• pp.330-338
• /
• 2011

본 논문에서는 다중 스위치를 이용한 전류모드 벅-부스트 컨버터의 벅-부스트 컨버터를 제안하였다. 제안한 컨버터는 넓은 출력 전압 범위와 높은 전류 레벨에서 높은 전력 변환 효율을 갖기 위해 PWM 제어법을 이용하였다. 제안한 컨버터는 최대 출력전류 300mA, 입력 전압 3.3V, 출력 전압 700mV~12V, 1.5MHz의 스위칭 주파수, 최대효율 90% 갖는다. 또한, dc-dc 컨버터의 신뢰성과 성능을 향상시키기 위해 보호회로를 추가하였다. 그리고 Deep-submicron 공정 기술을 이용한 ESD 보호회로를 제안하였다. 제안된 보호회로는 게이트-기판 바이어싱 기술을 이용하여 낮은 트리거 전압을 구현하였다. 시뮬레이션 결과는 일반적인 ggnmos의 트리거 전압(8.2V) 에 비해 고안된 소자의 트리거 전압은 4.1V 으로 더 낮은 트리거 전압 특성을 나타냈다.

• Journal of electromagnetic engineering and science
• /
• 제18권1호
• /
• pp.20-28
• /
• 2018

The time synchronization of each sub-unit of a pulsed generator is important to generate an output high-power radio frequency (RF) signal. To obtain the time synchronization between an input RF signal fed by an external source and an electron beam produced by an electric pulse generator, the influence of different charging voltages on a delay and a rise time of the output pulse waveform in the electric pulse generator should be carefully considered. This paper aims to study the timing characteristics of the delay and the rise time as a function of different charging voltages with a peak value of less than -35 kV in the high-voltage pulse generator, including a trigger generator (TG) and a pulse-forming line (PFL). The simulation has been carried out to estimate characteristics in the time domain, in addition to their output high-voltage amplitude. Experimental results compared with those obtained by simulation indicate that the delay of the output pulses of the TG and PFL, which are made by controlling the external triggering signal with respect to different charging voltages, is getting longer as the charging voltage is increasing, and their rise times are inversely proportional to the amplitude of the charging voltage.

• 전기의세계
• /
• 제23권4호
• /
• pp.60-65
• /
• 1974

This paper is to study on the pilot work of bi-directional S.C.R. power converter adopted by the method of diode-bridge type circuit. This apparatus acts as a converter when it is used in convering 3-phase a.c source to d.c output, and it can be used as an inverter which recovering surplus d.c power to a.c source when d.c load become active to cause the induced voltage higher than the presetted point of d.c output voltage. At the same time, its d.c voltage varies continuously in the presetted range of positive and/or negative polarity. As a result of test, the AC/DC bi-directional power converter represents maximum converting efficiency of 91% and power factor of 0.98. Furthermore, this converter also can be applied as a cycleconverter by varying the period of gate triggering signal.

• 전기전자학회논문지
• /
• 제21권2호
• /
• pp.150-153
• /
• 2017

본 논문에서는 Floating기술을 이용한 GCNMOS 기반의 ESD(Electrostatic Discharge)보호회로를 제안한다. 제안된 보호회로의 특성 분석을 위해서 시놉시스사의 TCAD 시뮬레이션을 이용하였으며 기존의 GGNMOS, GCNMOS와 비교 분석하였다. 제안된 보호회로는 Gate coupling과 Body floating기술을 적용하였으며 기존 ESD보호회로인 GGNMOS, GCNMOS와 비교하여 더 낮은 4.86V의 트리거 전압 및 1.47ns의 짧은 턴-온 타임 특성을 갖는다.

• 대한전자공학회논문지SD
• /
• 제40권4호
• /
• pp.42-50
• /
• 2003

본 논문에서는 시스템의 클럭을 안정적으로 공급하는 집적화 한 내장형 RC oscillator의 구현에 관한 논문이다. 기존의 RC oscillator는 온도에 따라 주파수변화가 약 15%정도 변화가 있는데 이는 온도에 따른 저항값의 변화와 schmit trigger의 기준전압이 온도에 따라 변화하기 때문이다. 본 연구에서는 온도에 따른 주파수 변화를 최소화하는 방법으로 CMOS bandgap과 온도에 따른 전류의 변화를 이용하였다. CMOS bandgap으로 기준 전압을 얻고 온도에 따라 증가하는 전류원과 온도에 따라 감소 하는 전류원을 서로 합하면 온도에 따라 일정한 전류를 얻어 주파수의 변화를 약 3%이내로 유지하는 회로를 제안한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 하계학술대회 논문집 E
• /
• pp.2173-2175
• /
• 1999

This paper presents the development of closing switch for high voltage and current in detail. Design concept of INPIStron triggered by the gas puffing, voltage hold-off, current capacity, insulating and electrode material, rise time etc, are described. Also for the dptimized design of the electrical triggering switch, pin, ring, wire brush, surface discharge and HCP(Hypo-Cycloidal Pinch) trigger are considered.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권6호
• /
• pp.797-801
• /
• 2014

This research presented the concept of employing the punch-through diode triggered SCRs (PTTSCR) for low voltage ESD applications such as transient voltage suppression (TVS) devices. In order to demonstrate the better electrical properties, various traditional ESD protection devices, including a silicon controlled rectifier (SCR) and Zener diode, were simulated and analyzed by using the TCAD simulation software. The simulation result demonstrates that the novel PTTSCR device has better performance in responding to ESD properties, including DC dynamic resistance and capacitance, compared to SCR and Zener diode. Furthermore, the proposed PTTSCR device has a low reverse leakage current that is below $10^{-12}$ A, a low capacitance of $0.07fF/mm^2$, and low triggering voltage of 8.5 V at $5.6{\times}10^{-5}$ A. The typical properties couple with the holding voltage of 4.8 V, while the novel PTTSCR device is compatible for protecting the low voltage, high speed ESD protection applications. It proves to be good candidates as ultra-low capacitance TVS devices.