• 제목/요약/키워드: time clock

검색결과 819건 처리시간 0.027초

12×12 블록의 디지털 홀로그램 생성 회로의 ASIC 설계 (A New ASIC Design of Digital Hologram Generation Circuit for 12×12 Block)

  • 이윤혁;김동욱;서영호
    • 방송공학회논문지
    • /
    • 제21권6호
    • /
    • pp.944-956
    • /
    • 2016
  • 본 논문에서는 블록 기반으로 홀로그램을 생성할 수 있는 하드웨어의 구조를 제안하고, ASIC (application specific integrated circuit) 환경을 이용하여 VLSI(very large scaled integrated circuit) 회로로 구현하였다. 제안한 하드웨어는 홀로그램 평면의 블록 단위로 병렬 연산을 수행할 수 있는 구조를 가지고 있다. 한 객체 포인트에 대한 홀로그램 블록의 영향을 독립적으로 연산한 후에 모든 객체 포인트에 대한 결과를 누적하여 홀로그램을 생성하였다. 이러한 구조를 통해서 다양한 크기의 홀로그램을 하드웨어를 이용하여 생성할 수 있으면서 최소의 메모리 접근량을 사용하면서 실시간으로 동작이 가능하도록 하였다. 제안한 하드웨어는 Magna chip의 Hynix 0.18μm CMOS 라이브러리를 이용하여 구현되었고, 실수항과 복소항의 복소 홀로그램을 생성할 수 있다. 제안한 하드웨어는 최대 200MHz에서 안정적으로 동작할 수 있고, 약 876,608개의 게이트 수로 구현되었다.

토마토 펄라이트 베드재배시 배액전극 제어법에 적합한 측정틀 설계 (Design of Measuring Trays in the Irrigation System Using Drainage Electrodes for Tomato Perlite Bed Culture)

  • 김성은;김영식;심상연
    • 원예과학기술지
    • /
    • 제29권6호
    • /
    • pp.568-574
    • /
    • 2011
  • 토마토 펄라이트 베드재배에서 급액방법으로 배액전극 제어법을 적용하기 위한 적정 측정틀 개발을 위해 본 실험이 수행되었다. 작물로는 대과종 토마토를 사용하였고, 재배 방법은 자루재배와 동일하게 적용하였으며, 급액제어 방법으로 배액전극 제어법을 적용한 다섯 가지 측정틀 처리와 타이머 제어법을 적용한 한 가지 측정틀 처리를 대조구로 하였다. 1차 실험에서는 배지의 수분함량 안정성 조사로 가장 불안정한 Tube-2 처리를 제외하였고, 2차 실험에서는 배지의 수분함량 안정성과 생육과 수확량을 조사하여 성적이 가장 나빴던 Tube-1 처리를 제외하였다. 3차 실험에서 배지의 수분함량 안정성과 생육 및 수확량에서 우수하였으며, WUE와 FUE가 가장 높았던 Up-Board 처리를 선택하였다. Up-Board 처리는 여섯 가지 처리 중에서 가장 경제적이며 측정틀 제작도 용이하여 베드충진 방식에서 배액전극 제어법을 적용하기에 가장 우수한 측정틀 설계였다.

GPS 항행해를 이용한 아리랑 1호의 궤도결정 성능분석 연구 (Performance Analysis of the KOMPSAT-1 Orbit Determination Using GPS Navigation Solutions)

  • 김해동;최해진;김은규
    • 한국항공우주학회지
    • /
    • 제32권4호
    • /
    • pp.43-52
    • /
    • 2004
  • 본 논문에서는 아리랑 1호의 실제 비행데이터를 이용하여 지상에서 정밀궤도결정을 수행한 후 얻을 수 있는 성능에 대해 분석하였다. 분석에 사용된 궤도결정 알고리즘은 바예 시안 최소자승법을 작용한 배치필터이며, 궤도결정 정밀도 평가를 위해 중첩법 (Overlap Method) 을 이용하였다. 또한, 미국 NORAD 의 TLE (Two-Line Element) 및 지상추적 데이터를 이용한 궤도결정 결과들과의 비교, 분석도 수행하였다. 궤도결정 정밀도에 영향을 미칠 수 있는 요인, 즉 관측데이터 종류 및 탑재시계 편류 (On-Board Time Drift)에 의한 정밀도 변화에 대해서도 분석되어졌다. 본 연구결과, 중첩법 평가에 의한 30시간 GPS 항행해 위치 성분만을 이용한 궤도결정 정밀도는 5m RMS 수준이었으며, GPS 항행해 중 속도 성분은 궤도결정 시 사용하지 않는 것이 바람직하며, 타 관측데이터를 이용한 궤도결정 결과와의 비교를 통해 심각한 시각 바이어스에 의한 뚜렷한 정밀도 저하는 없음을 알 수 있었다.

소셜미디어 빅데이터의 텍스트 마이닝과 오피니언 마이닝 기법을 활용한 웹드라마 분석과 제안 (Webdrama Analysis and Recommendation using Text Mining and Opinion Mining Technique of Social Media)

  • 오세종;김치호
    • 만화애니메이션 연구
    • /
    • 통권44호
    • /
    • pp.285-306
    • /
    • 2016
  • 1인 스마트폰 사용으로 웹툰, 웹소설, TV드라마는 생산자에서 소비자에게 직접적으로 소비할 수 있는 Direct-to-Consumer로 전환되고 있다. 특히, 포털사이트의 웹드라마는 새로운 미디어로 급성장하고 있다. '연애세포', '0시의 그녀', '최고의 미래', '우리 옆집에 EXO가 산다' 등을 TV드라마의 시청률처럼 조회수, 유입자, 댓글, 좋아요 등으로 다양한 반응을 분석할 수 있다. 분석 방법은 소셜미디어 빅데이터의 텍스트 마이닝 기법과 오피니언 마이닝 기법으로 작품을 분석했다. 즉, 웹드라마 마다의 특정 키워드를 추출하고, 추출한 키워드의 긍정, 부정, 중립 등 시청자의 감정을 예측할 수도 있다. 주요 인기 웹드라마를 분석한 결과로는 이미 팬을 확보한 K-Pop 아이돌 멤버의 출현과 포털사이트의 편성 회사와의 연관성이 재생수, 유입자, 댓글, 좋아요에 큰 영향을 미치는 것으로 나타났다. 또한 TV 이외의 매체로 '모바일 TV'의 영향력을 증명하였다. 한계점으로는 모바일 특화 콘텐츠 확보와 비즈니스 모델을 정립하는 것이 필요하겠다. 이 부분을 해결한다면, 한국은 웹드라마의 콘텐츠 강국이라는 긍정적 이미지를 보여줄 수 있는 계기가 될 것이다.

모바일 시스템을 위한 저전력 HEVC 루프 내 필터의 디블록킹 필터 하드웨어 설계 (Low-power Hardware Design of Deblocking Filter in HEVC In-loop Filter for Mobile System)

  • 박승용;류광기
    • 한국정보통신학회논문지
    • /
    • 제21권3호
    • /
    • pp.585-593
    • /
    • 2017
  • 본 논문에서는 모바일 시스템을 위한 저전력 HEVC(High Efficiency Video Coding) 루프 내 필터의 디블록킹 필터 하드웨어 구조를 제안한다. HEVC의 디블록킹 필터는 영상압축 시 발생한 블록화 현상을 제거한다. 현재 다양한 모바일 시스템에서 UHD 영상 서비스를 지원하지만 전력 소모가 높은 단점이 있다. 제안하는 저전력 디블록킹 필터 하드웨어 구조는 필터를 적용하지 않을 때 내부 모듈에 클록을 차단하여 전력 소모를 최소화 하였다. 또한, 낮은 동작 주파수에서 높은 처리량을 위해 4개의 병렬 필터 구조를 가지며, 각 필터는 4단 파이프라인으로 구현하였다. 제안하는 디블록킹 필터 하드웨어 구조는 65nm CMOS 표준 셀 라이브러리를 사용하여 합성한 결과 약 52.13K개의 게이트로 구현되었다. 또한, 110MHz의 동작 주파수에서 8K@84fps의 실시간 처리가 가능하며, 동작 전력은 6.7mW이다.

교대근무제의 변화를 통한 기업역량 강화 (Enhancing Corporate Capability through Changes in Shift System)

  • 이영호;이정언
    • 한국콘텐츠학회논문지
    • /
    • 제14권3호
    • /
    • pp.385-392
    • /
    • 2014
  • 우리나라는 장시간 근로가 일반화 되어 있으며, 이러한 관행에 대응하여 근로시간 단축이 사회적 관심대상이 되었다. 장시간 노동은 교대제라는 매개를 통해서 이루어지고 있으며, 교대제와 연계된 장시간 노동은 기업의 지속적인 수요를 맞추기 위한 목적으로 활용된다. 본 연구는 1998년부터 4조2교대제를 도입한 유한킴벌리와 2011년 4조2교대제를 도입한 POSCO의 사례를 심층적으로 분석하여 실천적인 시사점 발견을 목적으로 하였다. 특히 4조2교대제를 도입한 두 기업의 사례를 통해 제도 도입의 동기, 과정 및 이로 인한 기업의 관리방식 변화 양상을 구체적으로 분석하여 타 기업에 공통적으로 적용 가능한 시사점을 제공코자 노력하였다. 본 연구는 주요 목적을 달성하기 위해 사례연구방법을 적용하였으며, 문헌연구와 현장방문조사를 병행하여 적용하였다. 유한킴벌리와 POSCO의 4조2교대는 단계적 추진, 시범운영을 통한 도입, 최종도입까지 장시간 소요, 직원 대의기구의 적극적인 역할 등 제도적용의 공통점이 존재하였다.

타원곡선 암호를 위한 시스톨릭 Radix-4 유한체 곱셈기 설계 (Design of a systolic radix-4 finite-field multiplier for the elliptic curve cryptography)

  • 박태근;김주영
    • 대한전자공학회논문지SD
    • /
    • 제43권3호
    • /
    • pp.40-47
    • /
    • 2006
  • 타원곡선 암호 시스템에서 유한체 연산은 핵심적인 부분을 차지하고 있지만 곱셈의 경우 연산 과정이 복잡하여 이를 위한 효율적인 알고리즘 및 하드웨어 설계가 필요하다. 본 논문에서는 매우 큰 소수 m을 가지는 $GF(2^m)$상에서 효율적인 면적과 연산시간을 갖는 Radix-4 시스톨릭 곱셈기를 제안한다. 제안된 유한체 곱셈기는 표준기저 방식을 사용하였으며 수학적 정리를 통해 보다 효율적인 알고리즘을 제안하고 이를 VLSI 설계에 적합하도록 시스톨릭 구조를 이용하여 설계하였다. 제안된 구조는 기존의 병렬 곱셈기 및 직렬 곱셈기, 시스톨릭 곱셈기와 비교해서 효율적인 면적과 연산 시간을 갖는다. 본 연구에서는 $GF(2^{193})$에서 동작하는 유한체 곱셈기를 설계하였으며, 하이닉스 $0.35{\mu}m$ 표준 셀 라이브러리를 사용하여 합성한 결과 최대 동작 주파수는 400MHz이다.

$GF(2^m)$ 상에서의 나눗셈연산을 위한 효율적인 시스톨릭 VLSI 구조 (Efficient systolic VLSI architecture for division in $GF(2^m)$)

  • 김주영;박태근
    • 대한전자공학회논문지SD
    • /
    • 제44권3호
    • /
    • pp.35-42
    • /
    • 2007
  • 타원곡선 암호 시스템에서 유한체 연산은 핵심적인 부분을 차지하고 있지만 나눗셈 연산의 경우 연산 과정이 복잡하여 이를 위한 효율적인 알고리즘 및 하드웨어 설계가 필요하다. 본 논문에서는 매우 큰 소수 m을 가지는 $GF(2^m)$상에서 효율적인 면적과 연산시간을 갖는 Radix-4 시스톨릭 나눗셈기를 제안한다. 제안된 유한체 나눗셈기는 유클리드 알고리즘과 표준기저 방식을 사용하였다. 수학적 정리를 통한 효율적인 알고리즘과 Radix-4에 맞는 새로운 카운터 구조를 제안하였고 이를 VLSI 설계에 적합하도록 시스톨릭 구조를 이용하여 설계하였다. 제안된 구조는 기존의 병렬 및 직렬 나눗셈기, Digit-serial 시스톨릭 나눗셈기와 비교해서 효율적인 면적과 연산 시간을 갖는다. 본 연구에서는 $GF(2^{193})$에서 동작하는 유한체 나눗셈기를 설계하였으며, 동부아남 $0.18{\mu}m$ 표준 셀 라이브러리를 사용하여 합성한 결과 최대 동작 주파수는 400MHz이다.

H.264/AVC 디코더를 위한 Embedded SoC 설계 (Embedded SoC Design for H.264/AVC Decoder)

  • 김진욱;박태근
    • 대한전자공학회논문지SD
    • /
    • 제45권9호
    • /
    • pp.71-78
    • /
    • 2008
  • 본 논문에서는 H.264AVC baseline 디코더를 ARM926EJ-S 코어를 탑재한 FPGA(XC4VLX60)기반의 타겟 보드와 임베디드용 Linux Kernel 2.4.26의 개발환경에서 SW/HW 분할을 통해 설계 및 구현하였다. 하드웨어 가속기로는 움직임 보상 모듈 디블록킹 필터 모듈, YUV2RGB 변환 모듈을 사용하였으며 AMBA 버스 프로토콜을 통하여 소프트웨어와 함께 동작한다. 참조 소프트웨어(JM 11.0)를 OS(Linux)상에서 하드웨어 가속 모듈을 추가하고 메모리 접근 등을 최소화함으로써 성능을 향상시키고자 노력하였다. 설계된 하드웨어 IP와 시스템은 여러 단계로 검증하였으며 시스템의 복호화 속도 개선을 도모하였다. QCIF (176$\times$144) 영상을 24MHz의 클록 주파수의 타겟 보드상에서 약 2 frames/sec의 결과를 얻었으며 타겟 보드의 주파수를 증가시키고 FPGA영역의 IP를 ASIC으로 구현하면 더 좋은 성능을 기대할 수 있다.

도로교통 소음지도 작성에 관한 연구 (A Study on the Making of the Noise Map for Traffic Noise Level)

  • 박상일;최형일;정경훈;염동익;진창범
    • 한국환경과학회지
    • /
    • 제16권12호
    • /
    • pp.1393-1399
    • /
    • 2007
  • This research helps you understand the road traffic noise levels by using a noise map. We have observed the change of the road traffic noise levels around $07:00{\sim}08:30\;and\;22:00{\sim}23:00$ using the noise map in the city. The road traffic noise level is very high both at noon and at night around a beltway and an interchange that is linked with a highway. It seems that the main route of so many vehicles, which are at neighboring cities such as N city and D and H districts and which avoid traffic jams in the city, is the beltway and interchange. The road traffic noise level of a nearby express bus terminal, railroad station, and airport is more than 75 dB at noon and 65 dB at night. The road traffic noise level of G city at night is observed to be more than 55 dB. The noise levels of a residence area and a university are higher than a road with high noise levels when the commuters drive to work. The end of the day exceeds 11 o'clock because of a culture level of development that arouses spare time, eating out, adults' drinking culture, nightlife of the youth, etc. Therefore, the road traffic noise level is high during late night hours, and it exceeds regulatory guidelines(55 dB(A)). It also damages the residence area that is located near the road.