• 전자공학회논문지 IE
• /
• 제49권1호
• /
• pp.1-6
• /
• 2012

본 논문에서는 시간-디지털 변환기의 성능 개선을 위하여, 높은 해상도의 2단 시간-디지털 변환기(TDC)를 설계하였다. TDC 중간에 2단 버니어 시간 증폭기(2-S VTA)를 사용하여 2단 구조를 갖도록 하였다. 2단 버니어 시간 증폭기는 기존의 시간 증폭기에 비해 이득이 64 이상으로 매우 크기 때문에 전체 2단 TDC의 해상도를 높인다. TDC는 버니어 구조를 사용하였기 때문에 고급 공정에 제한받지 않고, 높은 해상도를 얻을 수 있다. 제안하는 2단 TDC는 $0.18{\mu}m$ CMOS 공정으로 설계하였고, 전원 전압은 1.8V로 모의실험 하였다. 전체 입력 범위는 512ps이고 전체 해상도는 0.125ps이다.

• ETRI Journal
• /
• 제33권3호
• /
• pp.366-373
• /
• 2011

In this paper, we propose a low-power all-digital phase-locked loop (ADPLL) with a wide input range and a high resolution time-to-digital converter (TDC). The resolution of the proposed TDC is improved by using a phase-interpolator and the time amplifier. The phase noise of the proposed ADPLL is improved by using a fine resolution digitally controlled oscillator (DCO) with an active inductor. In order to control the frequency of the DCO, the transconductance of the active inductor is tuned digitally. The die area of the ADPLL is 0.8 $mm^2$ using 0.13 ${\mu}m$ CMOS technology. The frequency resolution of the TDC is 1 ps. The DCO tuning range is 58% at 2.4 GHz and the effective DCO frequency resolution is 0.14 kHz. The phase noise of the ADPLL output at 2.4 GHz is -120.5 dBc/Hz with a 1 MHz offset. The total power consumption of the ADPLL is 12 mW from a 1.2 V supply voltage.

• 전자공학회논문지
• /
• 제53권9호
• /
• pp.54-61
• /
• 2016

본 논문에서는 6 Gbps 고속 double data rate(DDR) 인터페이스를 위한 기준 전압 발생기와 선형 등화기를 포함하는 단일 종단 수신기를 제안한다. 제안하는 단일 종단 수신기는 낮은 전압 레벨의 입력 신호에 대해 전압 이득을 증가시키기 위해 공통 게이트 증폭기를 사용한다. 저주파의 이득을 줄이고 고주파 피킹 이득을 발생시키는 연속 시간 선형 등화기가 공통 게이트 증폭기에서의 구현을 위해 제안된다. 또한, 공통 게이트 증폭기의 오프셋 노이즈를 줄임으로 전압이득을 극대화하기 위해 기준 전압 발생기가 구현된다. 제안하는 기준 전압 발생기는 디지털 평준화 기법에 의해 2.1 mV의 해상도로 제어된다. 제안된 단일 종단 수신기는 공급전압 1.2 V의 65 nm CMOS 공정에서 설계되었으며 6 Gbps의 동작속도에서 15 mW의 전력을 소모한다. 설계된 등화기는 저주파에서의 이득 대비 3 GHz 주파수에서의 피킹 이득을 5 dB 이상 증가시킨다.

• 전기전자학회논문지
• /
• 제22권2호
• /
• pp.408-412
• /
• 2018

이 논문에서는 40nm CMOS 공정을 이용하여 제작된 26GHz 가변 이득 증폭기에 대한 연구를 수행하였다. 79GHz를 사용하는 자동차 레이더의 경우 주파수 특성상 회로 전체를 79GHz로 설계 및 매칭 하기 보다는 Down conversion 하여 낮은 주파수대역으로 구동하거나 Up conversion 전에 낮은 주파수 대역을 이용하는 것이 설계 및 구동에 유리하다. 실제적으로 TTD(True Time Delay)를 통해 시간지연을 이용하는 Phased Array System 의 경우에도 현재 기술로는 낮은 주파수로 Down conversion하는 것이 오차를 줄이고 실제적 시간지연을 구현하는데 좋다. 79GHz 주파수의 1/3인 26GHz 주파수 대역에서 동작하는 VGA(Variable Gain Amplifier)에 대하여 설계하였고 1-stage의 cascode amplifier 형태로 구성된 회로에서 VDD : 1V, Bias 0.95V, S11은 < -9.8dB(Mea. High gain mode), S22 <-3.6dB(Mea. High gain mode), Gain : 2.69dB(Mea. High gain mode), P1dB : -15 dBm (Mea. High gain mode) 로 설계되었다. Low gain mode 에서는 S11은 < -3.3dB(Mea. Low gain mode), S22 < -8.6dB(Mea. Low gain mode), Gain : 0dB(Mea. Low gain mode), P1dB : -21 dBm (Mea. Low gain mode)로 설계되었다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2005년도 ICCAS
• /
• pp.834-837
• /
• 2005

In this paper, we describe the method of non-invasive blood pressure measurement using pulse wave transit time(PWTT). PWTT is a new parameter involved with a vascular that can indicate the change of BP. PWTT is measured by continuous monitoring of ECG and pulse wave. No additional sensors or modules are required. In many cases, the change of PWTT correlates with the change of BP. We measure pulse wave using the photo plethysmograph(PPG) sensor in an earlobe and we measure ECG using the ECG monitoring device our made in the chest. The measurement device for detecting pulse wave consists of infrared LED for transmitted light illumination, pin photodiode as light detector, amplifier and filter. We composed 0.5Hz high pass, 60Hz notch and 10Hz low pass filter. ECG measurement device consists of multiplexer, amplifier, filter, micro-controller and RF module. After amplification and filtering, ECG signal and pulse wave is fed through micro-controller. We performed the initial work towards the development of ambulatory BP monitoring system using PWTT. An earlobe is suitable place to measure PPG signal without the restraint in daily work. From the results, we can know that the dependence of PWTT on BP is almost linear and it is possible to monitoring an individual BP continuously after the individual calibration.

• 대한화학회지
• /
• 제35권6호
• /
• pp.713-719
• /
• 1991

푸리에 변환을 이용하여 100kHz의 주파수 범위까지 사용할 수 있는 전기화학적 임피던스 측정시스템을 제작하였다. 이 시스템은 신호 발생기, 특수하게 고안된 정전위기, 고속 자료수집 장치, 시스템 제어기 및 컴퓨터 인터페이스로 구성되었다. 우리가 제작한 시스템은 lock-in amplifier를 사용하는 상품과 성능이 비슷하였다. 측정에 소요되는 최소 시간은 사용된 최적 주파수의 한 주기에 해당하므로 상당히 짧아졌다. 이 시스템을 사용하면 부식 초기와 같이 시간에 따라 변하는 전기화학적 계면현상을 임피던스 측정법으로 연구할 수 있으리라 전망된다.

• Journal of Electrical Engineering and Technology
• /
• 제1권4호
• /
• pp.409-413
• /
• 2006

This paper deals with the design and testing of a simulator system for microgrids with distributed generations. This system is composed of a Real Time Digital Simulator (RTDS) and a power amplifier. The RTDS parts are operated for real time simulation for the microgrid model and the distributed generation source model. The power amplifiers are operated fur amplification of the RTDS's simulated output signal, which is a node voltage of the microgrid and distributed generation source. In this paper, we represent an RTDS system design, specification and test results of a power amplifier and simulation results of a PV (Photovoltaic) system and wind turbine system. The proposed system is applicable for development and performance testing of a PCS (Power Conversion System) for renewable energy sources.

• 한국정보통신학회논문지
• /
• 제12권2호
• /
• pp.299-308
• /
• 2008

본 논문에서는 RF 집적회로의 설계사양을 시간영역에서 테스팅이 가능한 구간고장모델링 기법을 제안한다. 먼저 구간고장모델을 정의하였고, 정상동작구간을 결정하여 구간고장모델이 될 수 있는 조건을 증명하였다. 그리고 구간고장모델 조건을 5.25 GHz 저잡음 증폭기에 적용하여 능동소자와 수동소자의 강고장과 파라메트릭 고장의 검출이 가능한 9개의 구간고장모델을 모의실험에 의하여 구하였다. 본 논문에서 얻어진 구간고장모델을 기반으로 출력에 나타나는 출력파형의 변화를 시간영역에서 관찰하여 설계사양 테스팅을 수행할 수 있으므로 RF 집적회로의 테스팅 시간과 비용을 줄일 수 있다.

• 전기전자학회논문지
• /
• 제25권2호
• /
• pp.234-242
• /
• 2021

위상배열 레이다를 위한 마이크로웨이브 포토닉 (MWP) 시스템을 구현할 경우, 송수신되는 빔의 정확도를 위해서 잡음 및 시간 지연 오차는 최소화 되어야 한다. MWP 시스템에서의 시간 지연 오차는 신호의 잡음에 의해 발생하고 timing jitter에 기인한다. 본 논문에서는 위상배열 레이다를 위한 MWP 시스템에서의 잡음 및 timing jitter에 대하여 분석하였고 광 증폭기의 이득변화에 따른 잡음 및 timing jitter 변화를 실험을 통해 검증하였다. 광 증폭기에 의한 신호의 증폭율과 잡음의 증폭율이 동일할 때까지 신호를 증폭하면 timing jitter는 감소하고 신호의 SNR은 증가하는 것을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제47권5호
• /
• pp.87-93
• /
• 2010

본 논문에서는 디지털 위상동기루프에서 사용하는 고해상도와 넓은 입력 범위를 가지는 2 단계 시간-디지털 변환기(TDC)구조를 제안한다. 디지털 위상동기루프에서 디지털 오실레이터의 출력 주파수와 기준 주파수와의 위상 차이를 비교하는데 사용하는 TDC는 고해상도로 구현되어야 위상고정루프의 잡음 특성을 좋게 한다. 기존의 TDC의 구조는 인버터로 구성된 지연 라인으로 이루어져 있어 그 해상도는 지연 라인을 구성하는 인버터의 지연 시간에 의해 결정되며, 이는 트랜지스터의 크기에 의해 결정된다. 따라서 특정 공정상에서 TDC의 해상도는 어느 값 이상으로 높일 수 없는 문제점이 있다. 본 논문에서는 인버터보다 작은 값의 지연 시간을 구현하기 위해 위상-인터폴레이션 기법을 사용하였으며, 시간 증폭기를 사용하여 작은 지연 시간을 큰 값으로 증폭하여 다시 TDC에 입력하는 2 단계로 구성하여 고해상도의 TDC를 설계하였다. 시간 증폭기의 이득에 영향을 주는 두 입력의 시간 차이를 작은 값으로 구현하기 위해 지연 시간이 다른 두 인버터의 차이를 이용하여 매우 작은 값의 시간 차이를 구현하여 시간증폭기의 성능을 높였다. 제안하는 TDC는 $0.13{\mu}m$ CMOS 공정으로 설계 되었으며 전체 면적은 $800{\mu}m{\times}850{\mu}m$이다. 1.2 V의 공급전압에서 12 mA의 전류를 사용하며 0.357 ps의 해상도와 200 ps의 입력 범위를 가진다.