• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2013년도 춘계학술대회 논문집
• /
• pp.138-139
• /
• 2013

본 연구는 ZnO-TFT 소자에 Hf의 첨가에 따른 소자 특성 및 게이트 바이어스 스트레스에 대한 특성에 대해 분석을 하였다. Hf-Zn-O 박막은 Hf의 조성이 증가함에 따라 작아지는 grain size로 인해 TFT 소자의 전계효과 이동도와 게이트 바이어스 스트레스에서의 문턱전압의 변화가 더 커지는 것을 확인하였다. 한편, Hf이 14at% 함유된 HZO-TFT에서는 이동도는 현저히 저하되었지만, 게이트 바이어스 스트레스에서의 문턱전압의 변화가 현저히 개선되는 것을 확인하였는데, 이는 Hf의 조성이 증가함에 따라 비정질화 되어 grain boundaries에 의한 trap의 영향이 줄어든 결과를 확인하였다. 또한, 전계효과 이동도와 소자의 안정성을 확보하기 위해, poly-ZnO와 amorphous-HZO로 구성된 다중층 채널 구조를 이용한 TFT소자에서는 전계효과 이동도과 소자의 안정성이 개선된 결과를 보였다. 이는 채널과 게이트 산화물의 interface charge trap의 감소와 back-channel effect가 감소한 결과임을 확인하였다.

• 한국전기전자재료학회논문지
• /
• 제32권4호
• /
• pp.272-275
• /
• 2019

We investigated the electrical characteristics of amorphous silicon-zinc-tin-oxide (a-SZTO) thin films deposited by RF-magnetron sputtering at room temperature depending on the deposition time. We fabricated a thin film transistor (TFT) with a bottom gate structure and various channel thicknesses. With increasing channel thickness, the threshold voltage shifted negatively from -0.44 V to -2.18 V, the on current ($I_{on}$) and field effect mobility (${\mu}_{FE}$) increased because of increasing carrier concentration. The a-SZTO film was fabricated and analyzed in terms of the contact resistance and channel resistance. In this study, the transmission line method (TLM) was adopted and investigated. With increasing channel thickness, the contact resistance and sheet resistance both decreased.

• Journal of Information Display
• /
• 제11권3호
• /
• pp.113-118
• /
• 2010

The effect of hydrogen in the alumina gate insulator on the bottom gate oxide thin film transistor (TFT) with an InGaZnO film as the active layer was investigated. TFT with more H-containing alumina films (TFT A) fabricated via atomic layer deposition using a water precursor showed higher stability under positive and negative bias stresses than that with less H-containing alumina deposited using ozone (TFT B). While TFT A was affected by the pre-vacuum annealing of GI, which resulted in $V_{th}$ instability under NBS, TFT B did not show a difference after the pre-vacuum annealing of GI. All the TFTs showed negative-bias-enhanced photo instability.

• 한국진공학회지
• /
• 제9권3호
• /
• pp.233-236
• /
• 2000

TFT-LCD(thin film transistor-liquid crystal display) 패널의 데이터 배선 재료로 사용하기 위하여 AlW(3 wt%)의 Al합금 박막을 dc 마그네트론 스퍼터링 방법으로 유리 기판에 증착하여 열처리전과 열처리 후의 박막 특성을 조사하였다. 또한 TFT-LCD의 식각 공정상에서 발생할 수 있는 chemical attack에 대한 저항성을 확인하기 위하여 순환전압전류법(cyclic voltammetry)을 사용하여 Ag/AgCl 전극에 대한 ITO와 AlW alloy의 전극 전위를 측정하였다. 증착된 박막을 $350^{\circ}C$에서 20분간 열처리하였을 때 AlW 박막은 비저항이 감소하였고 약 $11\;{\mu\Omega}cm$의 다소 높은 비저항 특성을 보였다. 주사전자현미경(SEM)과 원자힘현미경(AFM)으로 표면을 분석한 결과 좋은 힐록방지 특성을 보임을 알 수 있었다. 순환전압전류법을 사용하여 측정한 Ag/AgCl 에 대한 ITO의 전극 전위은 약 -1.8V이었고, AlW alloy의 전위 전극은 W의 wt.%가 3% 이상이었을 때, ITO의 전극 전위보다 작게 나타났다. 따라서 측정된 특성 값을 볼 때 AlW(over 3 wt.%) 박막은 data bus line으로 사용할 수 있는 것으로 나타났다.

• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제48권12호
• /
• pp.755-760
• /
• 1999

Various fluoride films were investigated for a gate insulator of thin film transistor application. Conventional oxide containing materials like $SiO_2\;Ta_2O_5\; and \; Al_2O_3$ exhibited high interface states which lead to an increased threshold voltage and poor stability of TFT. In this paper, we investigated gate insulators using a binary matrix system of fluoride such as $CaF_2,\; SrF_2\; MgF_2,\; and\; BaF_2$. These materials exhibited an improvement in lattice mismatch, interface state and electrical stability. MIM and MIS devices were employed for an electrical characterization and structural property examination. Among the various fluoride materials, $CaF_2$ film showed an excellent lattice mismatch of 5%, breakdown electric field higher than 1.2MV/cm and leakage current density of $10^{-7}A/cm^2$. MIS diode having $Ca_2$ film as an insulation layer exhibited the interface states as low as $1.58\times10^{11}cm^{-2}eV^{-1}$. This paper probes a possibility of new gate insulator materials for TFT applications.

• 한국전기전자재료학회논문지
• /
• 제29권2호
• /
• pp.69-74
• /
• 2016

In this study, we proposed an a-IGZO (amorphous In-Ga-Zn-O) TFT (thin-film transistor) with off-planed source/drain structure. Furthermore, two different electrode materials (ITO and Ti) were applied to the source and drain contacts for performance improvement of a-IGZO TFTs. When the ITO with a large work-function and the Ti with a small work-function are applied to drain electrode and source contact, respectively, the electrical performances of a-IGZO TFTs were improved; an increased driving current, a decreased leakage current, a high on-off current ratio, and a reduced subthreshold swing. As a result of gate bias stress test at various temperatures, the off-planed S/D a-IGZO TFTs showed a degradation mechanism due to electron trapping and both devices with ITO-drain or Ti-drain electrode revealed an equivalent instability.

• 한국전기전자재료학회논문지
• /
• 제30권8호
• /
• pp.479-483
• /
• 2017

The effect of $NH_3$ plasma treatment on device characteristics was confirmed for an optimized thin film transistor of poly-Si formed by ELA. When C-V curve was checked for MIS (metal-insulator-silicon), Dit of $NH_3$ plasma treated and MIS was $2.7{\times}10^{10}cm^{-2}eV^{-1}$. Also in the TFT device case, it was decreased to the sub-threshold slope of 0.5 V/decade, 1.9 V of threshold voltage and improved in $26cm^2V^{-1}S^{-1}$ of mobility. Si-N and Si-H bonding reduced dangling bonding to each interface. When gate bias stress was applied, the threshold voltage's shift value of $NH_3$ plasma treated device was 0.58 V for 1,000s, 1.14 V for 3,600s, 1.12 V for 7,200s. As we observe from this quality, electrical stability was also improved and $NH_3$ plasma treatment was considered effective for passivation.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.287.1-287.1
• /
• 2014

본 연구에서는 현재 디스플레이에서 가장 널리 이용되는 저온 polycrystalline silicon (poly-Si)의 결정화 방법에 따른 thin-film transistor (TFT)의 전기적 특성을 분석하였다. 분석에 이용된 결정화 방식은 Excimer Laser Annealing (ELA)와 Metal Induced Crystallization (MIC)이다. ELA와 MIC TFTs의 전기적 특성 측정을 통한 분석결과 ELA와 MIC poly-Si TFTs의 전기적 특성 [field-effect mobility (${\mu}_{FE}$), on/off current ratio ($I_{ON}/I_{OFF}$), sub-threshold swing (SS)]은 큰 차이는 없지만, ELA를 이용한 poly-Si TFT의 전기적 특성이 조금 우수하다. 하지만, MIC poly-Si TFT의 경우 threshold voltage ($V_{TH}$)가 0V에 보다 가까울 뿐만 아니라, 전기적 스트레스를 통한 신뢰성 확인 시 ELA poly-Si TFT보다 조금 더 안정적이다. 이는 ELA의 경우 좁은 면에 선형 레이저 빔으로 조사하면서 생기는 hill-lock의 영향으로 표면이 거칠고 균일하지 못하여 바이어스 인가시 생기는 문제이다. 또한 MIC는 금속 촉매를 이용해 결정립 경계를 확장하고 결정 크기를 키워 대면적화에 유리하다. Thermal Stress에서는 (from 293K to 373K) TFT에 점차 높은 온도를 가하자 MIC poly-Si TFT의 경우 off 상태에서 누설 전류 값이 증가하며 열에 민감한 반응을 보이는 것을 확인하였다.

• 한국산학기술학회논문지
• /
• 제12권5호
• /
• pp.2038-2047
• /
• 2011

본 논문에서는 TFT-LCD(Thin Film Transistor-Liquid Crystal Display) 제조 공정 중 Module 공정의 Slim MES(Manufacturing Execution System)를 위한 생산계획 프레임워크(framework)개발에 관해 연구한다. TFT-LCD 제조 공정 중 Module 공정의 라인 구성 및 기능은 각 제조 현장마다 차이가 있다. 본 논문은 이러한 차이를 반영하는 제조현장 맞춤형 MES를 위한 생산계획 프레임워크를 제시한다. 먼저 TFT-LCD Module 공정의 분석을 통해 생산계획 프로세스를 파악한다. 그런 다음 현장 상황 제약조건을 반영한 수리적 모델링을 제시하고 이에 대한 최적 스케줄의 도출을 사례를 통해 제시한다. 또한 현장 상황을 반영한 디스패칭(dispatching) 룰에 의한 스케줄 생성 과정을 제시하고 성능실험 결과를 제시한다. 마지막으로 Slim MES를 위한 생산계획 프레임워크 설계 과정을 제시한다.

• 한국전기전자재료학회논문지
• /
• 제19권6호
• /
• pp.507-511
• /
• 2006

We investigated accelerated soft error rate (ASER) in static random access memory (SRAM) cells of thin film transistor (TFT) type. The effects on ASER by cell density, buried nwell structure, operational voltage, and polysilicon-2 layer thickness were examined. The increase in the operational voltage, and the decrease in the density of SRAM cells, respectively, resulted in the decrease of ASER values. The SRAM chips with buried nwell showed lower ASER than those with normal well structure did. The ASER decreased as the test distance from alpha source to the sample increased from $7{\mu}m\;to\;15{\mu}m$. As the polysilicon-2 thickness increased up to $1000\;{\AA}$, the ASER decreased exponentially. In conclusion, the best condition for low soft error rate, which is essential to obtain highly reliable SRAM device, is to apply the buried nwell structure scheme and to fabricate thin film transistors with the thick polysilicon-2 layer