• 정보처리학회논문지D
• /
• 제12D권4호
• /
• pp.601-608
• /
• 2005

소프트웨어 개발 프로젝트에 있어서 품질, 비용, 개발기간의 개선은 매우 중요하다. 소프트웨어의 품질, 비용, 개발기간의 개선을 위해서는 프로젝트의 결과물만을 다루어서는 안되고 소프트웨어 개발프로세스의 기획과, 프로세스 자체의 개선이 포함되어야 한다. SEI의 CMMI와 ISO/IEC 15504(SPICE)에는 프로젝트 관리를 위한 프로세스가 정의 되어있다. 또한 인력, 자금, 스케줄 등을 포함하여 프로젝트 전체의 진행상황을 관리하는 방법으로 PMBOK가 도입 되었다. PMBOK은 프로젝트 관리 방법에 관해서 CMMI, SPICE보다 상세하게 그리고 구체적인 방법이 제시되어 있어 많은 기업들이 CMMI 혹은 SPICE 에 PMBOK을 통합시켜서 프로젝트 관리를 시도하고 있다. 본 논문에서는 CMMI와 PMBOK를 통합하여 프로젝트 관리에 근W를 따르면서도 PMBOK의 구체적인 관리 방법을 적용할 수 있는 방안을 제안하고 그에 필요한 매트릭스를 제시한다.

• 센서학회지
• /
• 제10권2호
• /
• pp.142-147
• /
• 2001

인터디지털 표면음파 변환기의 교차장 모델에 기초한 전송선 등가회로를 사용하여 SPICE에 의한 SAW 필터의 효율적인 시뮬레이션 기법을 제안하였다. 표면음파의 전파를 전송선으로 모델하므로 인터디지털 변환기의 등가회로에서는 주파수 의존 회로소자가 필요하지 않게 된다. 그래서 주파수 의존 회로소자에 대한 등가회로를 근사적으로 구하지 않아도 되고, 필터의 등가회로에 작은 수의회로소자를 사용하므로 시뮬레이션 시간도 많이 단축된다. 삽입손실, 입력 어드미턴스, 통과대역 리플, 그리고 고조파 주파수 응답과 같은 SAW 필터 특성에 대한 시뮬레이션을 통하여 제안된 기법의 유용성을 보였다.

• 한국통신학회논문지
• /
• 제15권3호
• /
• pp.197-212
• /
• 1990

빠른 설계 시간 및 재 설계 가능성 부여 등에 주안점을 두어 고성능의 단일 칩 16-bit data path를 설계하였다. 원칙적인 설계 방법의 체계적인 연구를 위하여 module화의 개념을 근간으로한 설계방법을 도입하였으며, 이에 따라 각 내부블럭이 bus에 연결되어 독립적으로 동작하는 subsystem이 되도록 이를 결합하여 전체 시스템의 설계를 완성하였다. 시스템은 data path이다. Data path는 16-bit의 데이터를 처리하는 부분으로 ALU(Arithmetic Logic Unit), register file, barrel shifter 및 bus 회로로 구성된다. 이 회로에서의 게이트의 폭과 길이는 spice2를 사용하여서 결정하였다. 회로 시뮬레이션의 결과는 기대하였던 회로 특성과 잘 일치하였다.

• 전자공학회논문지
• /
• 제54권8호
• /
• pp.12-19
• /
• 2017

본 논문에서는 희박신호 (sparse signal) 기법을 이용하여 대역확산 (spread spectrum) 신호의 지연시간을 추정하는 초 분해능 지연시간 추정 방식을 제안한다. 지금까지 대역확산 신호의 지연시간 추정은 코릴레이션 방식이 주로 이용되어 왔으나 이 방식은 신호들이 한 PN 칩(pseudo-noise chip) 이내의 시간 차로 입사하는 경우에는 지연시간을 정확히 추정할 수 없으며 보다 정확한 추정을 위해 코릴레이션 출력에 대한 추가적인 프로세싱이 필요하다. 최근 들어 희박 신호 (sparse signal) 알고리즘이 도래각 추정 분야에서 각광을 받고 있으며 그 중 SPICE 알고리즘이 가장 대표적이다. 따라서, 본 논문에서는 SPICE 알고리즘을 이용하는 초 분해능 지연시간 추정 알고리즘을 개발하고 ISO/IEC 24730-2.1 RTLS 시스템에 적용하여 MUSIC 알고리즘과 성능을 비교, 분석한다.

• 전자공학회논문지
• /
• 제49권12호
• /
• pp.194-200
• /
• 2012

본 논문에서는 SPICE 시뮬레이션을 위한 고전압 insulated gate bipolar transistor(IGBT)의 개선된 모델을 제안하였다. IGBT를 부속 소자인 MOSFET과 BJT의 조합으로 구성하고, 각 소자의 각종 파라미터 값을 조절하여 기본적인 전류-전압 특성과 온도변화에 따른 출력특성의 변화 등을 재현하였다. 그리고 비선형적인 리버스 트랜스퍼 커패시턴스 등의 기생 커패시턴스의 전압에 따른 변화를 높은 정확도로 재현하기 위해, 복수의 접합 다이오드, 이상적인 전압 및 전류 증폭기, 전압제어 저항, 저항과 커패시터 수동소자 등을 추가하였다. 본 회로모델을 1200V급의 트렌치 게이트 IGBT의 모델링에 이용하였으며, 실측자료와 비교하여 통해 모델의 정확도를 검증하였다.

• 대한전자공학회논문지SD
• /
• 제41권6호
• /
• pp.91-98
• /
• 2004

본 논문은 일반적인 SPICE 시뮬레이터에서 사용 가능한 PCB 평판 해석 모형을 제안한다. 제안된 모형은 주파수에 따라 증가하는 두 가지 손실, 즉, 표피 손실과 유전 손실의 영향을 반영한다. 평판은 메시(mesh) 구조로 조각을 낸 후, 각각의 단위모형은 전송선 소자와 손실 모형을 이용하여 모형화된다. 손실 모형은 DC 손실을 위해서 하나의 저항이 요구되고, 표피 손실을 위해 직렬 RL ladder 회로, 유전 손실을 위해서 직렬 RC ladder 회로가 요구된다. 제안된 모형의 검증을 위해 주파수 가변저항을 사용한 SPICE ac 해석결과를 통해 비교하고, 전형적인 데스크탑 PC용 FR4 4층 PCB 적층 구조를 만들어 VNA 측정치와도 비교할 것이다. 이 모형은 RLGC 수동 소자들로만 구성되므로 주파수 영역 및 시간 영역에서도 다양한 선형/비선형 소자들과 결합하여 과도 해석이 가능하다.

• Bulletin of the Korean Chemical Society
• /
• 제30권1호
• /
• pp.35-42
• /
• 2009

Headspace micro solid phase extraction using mulberry paper bag (HS-MPB-$\mu$-SPE) has been developed and validated for the analysis of volatile flavor compounds from five spice by gas chromatography-mass spectrometry (GC/MS). HS-MPB-$\mu$-SPE was performed with adsorbent particles enclosed inside a mulberry paper bag. Four different kinds of adsorbents such as Tenax TA, Porapack Q, dimethylpolysiloxane and polyethylene glycol were tested. The extraction solvents compared were petroleum ether, methylene chloride, and chloroform. Better results were obtained when Tenax TA and petroleum ether were used. The limit of detection (LOD) and the limit of quantitation (LOQ) were in the range of 1.3 ng/mL and 4.3 ng/mL, respectively, for o-cymene as a model compound of monoterpene. Proposed method showed good reproducibility (3.3%, RSD) and good recoveries (94.0%). The HS-MPB- μ-SPE is very simple to use, inexpensive, rapid, requires small sample amounts and solvent consumption. Because the solvent for extraction is reduced to only a very small volume (0.6 mL), there is minimal waste or exposure to toxic organic solvent and no further concentration step. This method allows successful characterization of the headspace in contact with the five spice sample. Strong trans-anethole from star anise or fennel is a characteristic flavor of five spice powders. HS-MPB-$\mu$-SPE combined with GC/MS can be a promising technique for the broad spectrum measurement of volatile aroma compounds from solid spices.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(2)
• /
• pp.111-114
• /
• 2000

Single Electron Transistor Logic (SETL) can be characterized by HSPICE simulation using a SPICE macro model. First, One unit SET is characterized by Monte-carlo simulation and then we fit SPICE macro-modeling equations to its characteristics. Second, using this unit SET, we simulate the transient characteristics of two-input NAND gate in both the static and dynamic logic schemes. The dynamic logic scheme shows more stable operation in terms of logic-swing and on/off current ratio. Also, there is a merit that we can use the SET only as current on-off switch without considering the voltage gain.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 춘계학술대회 논문집 전기기기 및 에너지변환시스템부문
• /
• pp.316-318
• /
• 2006

It can be considered that the safety of software is combined with that of hardware, and also directly connected to system safety. Because the software in the railway system takes the form of Embedded that let it behave at the system level, instead of independent operation, the safety of the railway S/W is also important. The approach, for ensuring the quality and safety of those software, can be considered with two points of view. Those are views seeing from products, and from processes. The two points of approach are all necessary in the railway system. For the first of all, the process approach is to validate maturity of the organizations in accordance to the judging processes of organizations, which are specified by CMMI(Capability Maturity Model Integration) or SPICE(Software Process Improvement and Capability dEtermination: ISO/IECl5504). In this paper, as the first step of them, we are trying to find approaches to estimate the maturity of manufacturer and assessment organization in the railway system.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1994년도 하계학술대회 논문집 A
• /
• pp.435-437
• /
• 1994

Cramped resonant DC link inverter is analyzed by widely available software such as SPICE. In this paper, the model of ACRDCL which is based on converter switch function rather than actual circuit configuration is used. Power circuit is modeled by functional transfer function and the controller is based on the macro-model. Computer memory and runtime are based reduced compared to micro-model. Overall performance including control strategy and harmonic characteristics in the steady state can be analyzed easily.