• Korean Chemical Engineering Research
• /
• 제45권1호
• /
• pp.32-38
• /
• 2007

통계적인 공정 제어 기법을 회분식 공정에 적용하여, 일반적인 회분식 공정의 데이터를 통해 보다 빠르고, 손쉽게 공정의 상태를 진단할 수 있는 시스템을 구현해 보았다. 대표적인 회분식 공정의 하나인 반도체 식각공정과 반회분식 스타이렌-부타디엔 고무 생산 공정의 데이터를 이용하여 공정 변수와 공정의 상태간의 연관 관계를 규명할 수 있는 모델을 수립하였으며, 이 모델의 출력(output) 결과를 이용해 통계적 공정 제어 차트를 구성하고, 시간에 따른 공정의 추이를 분석해 이상을 판별해 보았다. 회분식 공정의 다축(multi-way) 데이터를 두개의 축으로 만드는 펼치기(unfolding) 과정을 거쳤으며, 모델링 방법으로는 Support Vector Regression 및 Partial Least Square 등의 다변량 회귀분석 방법을 이용하였다. 또한 에러차트 및 변수 기여도 차트(variable contribution chart)를 이용해 이상의 세기, 형태 및 이상 데이터에 대한 각 변수들의 기여도를 계산해 보았으며, 그 결과 이상의 발생 유무 및 발생시점 뿐만아니라 이상의 세기 및 원인 까지 진단해 볼 수 있는 우수한 성능을 보이는 것을 확인할 수 있었다.

• 대한화학회지
• /
• 제48권3호
• /
• pp.249-253
• /
• 2004

감마선을 이용하여 수용액상에서 안정화 된 CdS 반도체 양자점을 제조하고, 제조된 양자점의 광학적 흡수스펙트럼을 분석하였다. CdS 양자점 제조시 카드뮴을 제공하는 물질로는 cadmium sulfate를 사용하였고, 황을 제공하는 물질로는 2-mercaptoethanol을 사용하였으며, 매개체로는 감마선이 조사된 물에 존재하는 환원제 $e^{-}_{aq}$을 이용하였다. 감마선 조사 전과 후에 제조된 CdS 양자점의 흡수스펙트럼을 비교한 결과, 감마선 조사 후에는 300 nm~400 nm 사이에서 CdS 양자점 형성에 의한 엑시톤 흡수 봉우리가 명확히 관측됨을 확인할 수 있었다. 또한 감마선의 조사 시간을 5분, 10분, 15분으로 증가시켜 감마선의 양을 다르게 조사시킨 결과 엑시톤 흡수 파장이 338 nm, 347 nm, 367 nm로 장파장 쪽으로 이동함을 확인함으로써, 감마선의 조사량을 조절하면 CdS 양자점의 크기를 변화시킬 수 있음을 알 수 있었다.

• 전자공학회논문지SC
• /
• 제49권4호
• /
• pp.10-16
• /
• 2012

영상 기반 반도체 검사 장비의 검사 고속화와 검사 정확도를 위해, 넓은 FOV와 고해상도를 동시에 가지는 2차원 영상을 획득하는 것은 검사 장비에 필수적이다. 본 논문에서는 정밀도와 FOV 측면에서 양질의 영상 획득을 위한 새로운 영상획득 시스템을 제안하였다. 제안시스템은 하나의 렌즈와 광분할기, 두 개의 카메라 센서, 스테레오 영상획득 보드로 구성되며, 하나의 렌즈를 통해 입력되는 영상을 두 개의 카메라 센서를 통해 동시에 영상 획득한다. 획득된 영상의 정합을 위해, 첫 번째로 Zhang의 카메라 교정 방법을 적용시켜 각각의 카메라를 교정한다. 두 번째로 다른 카메라에서 획득한 두 영상들 사이의 수학적인 정합 함수를 찾기 위해 각 영상의 호모그래피(homography)를 이용하여, 양측 카메라간의 정합 행렬을 계산한다. 영상 호모그래피를 통해서, 획득된 두 영상은 하나의 최종 검사 영상으로의 통합을 위해 최종적으로 정합될 수 있다. 다중 카메라로부터 입력되는 다중 영상들을 활용하는 제안 검사 시스템은 실시간 영상 정합을 위해 매우 빠른 프로세스 유닛의 도움이 필요하다. 이를 위해 CUDA (Compute Unified Device Architecture)기반 병렬 프로세싱 하드웨어 및 소프트웨어를 활용한다. 두 개의 분할된 영상으로부터 실시간으로 정합된 영상을 얻을 수 있었으며, 마지막으로 연속된 실험을 통해 획득한 호모그래피의 정확도를 확인할 수 있다. 실험으로 얻은 결과들은 제안된 시스템과 방법이 대영역 고해상도 검사영상 획득을 위해 효과적임을 보인다.

• 대한전자공학회논문지SD
• /
• 제45권3호
• /
• pp.60-68
• /
• 2008

본 논문에서는 10비트 해상도를 가지면서 0.5V부터 1.2V까지의 전원 전압에서 10MS/s 이상 100MS/s 까지 재구성이 가능한 저전력 2단 파이프라인 ADC를 제안한다. 제안하는 ADC는 0.5V의 전원 전압 조건에서도 10비트 해상도를 얻기 위해 입력단 SHA 회로에는 낮은 문턱 전압을 가지는 소자를 사용한 게이트-부트스트래핑 기법 기반의 샘플링 스위치를 사용하였으며, SHA 회로와 MDAC 회로에 사용된 증폭기에도 넓은 대역폭을 얻기 위해 입력단에는 낮은 문턱 전압을 가지는 소자를 사용하였다. 또한 온-칩으로 집적된 조정 가능한 기준 전류 발생기는 10비트의 해상도를 가지고, 넓은 영역의 전원 전압에서 동작할 수 있도록 증폭기의 정적 및 동적 성능을 최적화시킨다. MDAC 회로에는 커패시터 열의 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 전 방향 대칭 구조의 레이아웃 기법을 제안하였다. 한편, flash ADC 회로 블록에는 비교기에서 소모되는 전력을 최소화하기 위해 스위치 기반의 바이어스 전력 최소화 기법을 적용하였다. 시제품 ADC는 0.13um CMOS 공정으로 제작되었으며, 측정된 최대 DNL 및 INL은 각각 0.35LSB 및 0.49LSB 수준을 보인다. 또한, 0.8V의 전원 전압 60MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 56.0dB, 69.6dB이고, 19.2mW의 전력을 소모하며, ADC의 칩 면적은 $0.98mm^2$이다.

• 대한전자공학회논문지TC
• /
• 제45권8호
• /
• pp.53-59
• /
• 2008

본 논문에서는 composite right/left-handed (CRLH) 전송 선로를 이용하여 하나의 RF Si LDMOSFET으로 새로운 이중 대역 고효율 class-F 전력증폭기를 구현하였다. CRLH 전송 선로는 이중 대역 조절 특성을 갖는 메타물질 전송 선로를 만들 수 있다. CRLH 전송 선로의 이중 대역 동작은 전력증폭기의 정합 회로 구현을 위하여 주파수 오프셋과 CRLH 전송 선로의 비선형 위상 기울기에 의해서 얻을 수 있다. 이중 대역에서 모든 고조파 성분을 조절하는 것은 매우 어렵기 때문에, CRLH 전송 선로를 이용하여 이중 대역에서 고효율 특성을 얻도록 오직 2차, 3차 고조파 성분만을 조절하였다. 또한, 제안된 전력증폭기의 효율을 더욱 더 향상시키기 위하여 출력 정합 회로뿐만 아니라, 입력 정합 회로도 고조파 조절 회로를 이용하여 구현하였다. 두 동작 주파수는 880 MHz와 1920 MHz로 정하였다. 전력증폭기의 측정된 출력 전력은 각각 880 MHz에서 39.83 dBm, 1920 MHz에서 35.17 dBm이다. 이 지점에서 얻은 전력 효율, PAE는 880 MHz에서 79.536 %, 1920 MHz에서 44.04 %이다.

• 대한전자공학회논문지SD
• /
• 제45권3호
• /
• pp.69-76
• /
• 2008

본 논문에서는 가속도 센서 및 자이로 센서 등과 같이 고해상도 및 작은 면적과 적은 전력 소모를 동시에 요구하는 센서 인터페이스 응용을 위한 12비트 1kS/s 65uA 0.35um CMOS 알고리즈믹 A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 재순환 기법을 이용한 알고리즈믹 구조를 사용하여 샘플링 속도, 해상도, 전력 소모 및 면적을 최적화하였으며, 일반적인 열린 루프 샘플링 기법을 적용한 버전1과 오프셋 및 플리커 잡음을 제거하여 동적 성능을 향상시키기 위해 닫힌 루프 샘플링 기법을 적용한 버전2로 각각 제작되었다. 또한 SHA와 MDAC 회로에는 스위치 기반의 전력 최소화 기법과 바이어스 공유 기법이 적용된 2단 증폭기를 사용하여 면적과 전력 소모를 최소화시켰다. 한편, 저전력, 소면적 구현을 위한 개선된 기준 전류 및 전압 발생기를 온-칩으로 집적하였으며, 시스템 응용에 파라 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.35um 2P4M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 12비트 해상도에서 각각 최대 0.78LSB, 2.24LSB의 수준을 보이며, 동적 성능으로는 1kS/s의 동작 속도에서 버전1, 버전2 각각 최대 60dB, 63dB 수준의 SNDR과 70dB, 75dB 수준의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 버전1, 버전2 각각 $0.78mm^2,\;0.81mm^2$ 이며 전력 소모는 2.5V 전원 전압과 1kS/s의 동작 속도에서 각각 0.163mW, 0.176mw이다.

• 전기전자학회논문지
• /
• 제19권4호
• /
• pp.491-499
• /
• 2015

Silicon Carbide(SiC)는 높은 열전도도와 넓은 밴드갭 에너지로 인해 고온과 고전압 소자로 사용하는데 큰 장점을 가지고 있는 물질이다. SiC를 이용하여 전력반도체소자를 제작할 경우, 소자가 목표 전압을 충분히 견딜 수 있도록 Edge Termination 기법을 적용하여야한다. Edge Termination 기법에는 여러 가지 방안이 제안되어왔는데, SiC 소자에 가장 적합한 기법은 Junction Termination Extension (JTE)이다. 본 논문에서는 각 JTE 구조별 도핑 농도와 Passivation Oxide Charge 변화에 따른 항복전압의 변화를 살펴보았다. 결과적으로 Single Zone JTE (SZ-JTE)는 1D 시뮬레이션 값의 98.24%, Double Zone JTE (DZ-JTE)는 99.02%, Multiple-Floating-Zone JTE (MFZ-JTE)는 98.98%, Space-Modulated JTE (SM-JTE)는 99.22%의 최대 항복전압을 나타내었고, JTE 도핑 농도 변화에 따른 최대 항복전압의 민감도는 MFZ-JTE가 가장 낮은 반면 SZ-JTE가 가장 높았다. 또한 Passivation Oxide 층의 전하로 인해 소자의 항복전압의 변화를 살펴보았는데, 이에 대한 민감도 역시 MFZ-JTE가 가장 낮았으며 SZ-JTE가 가장 높았다. 결과적으로 본 논문에서는, 짧은 JTE 길이에서 높은 도핑 농도를 필요로 하는 MFZ-JTE보다 DZ-JTE와 SM-JTE가 실제 소자 설계에 있어 가장 효과적인 JTE 기법으로 분석되었다.

• 한국결정성장학회지
• /
• 제6권1호
• /
• pp.32-43
• /
• 1996

$CdIn_{2}Te_{4}$ 단결정을 Bridgman방법으로 성장하였다. 성장된 $CdIn_{2}Te_{4}$ 단결정은 분말법으로 X-ray diffraction을 측정하여 tetragonal로 성장되었음을 알 수 있었고 격자상수는 Nelson-Riley 보정식을 이용하여 외삽법으로 구한 결과 $a_{0}$는 $6.215{\AA}$, $c_{0}$는 $12.390{\AA}$이었다. $CdIn_{2}Te_{4}$ 결정이 단결정임을 알아보기 위해 Laue 배면 반사법으로 측정하였는데 c축에 수평한면은 (110), c축에 수직한 면은 (001)으로 성장되었음을 알 수 있었다. 또한 van der Pauw방법으로 Hall 효과를 측정하여 운반자 농도와 이동도를 구하였으며, c축에 수직한 시료의 carrier density는 $8.75{\times}10^{23}electrons/m^{3},\;mobility는\;3.41{\times}10^{-2}m^{2}/V.s$였으며 c축에 평행한 시료의 carrier density는 $8.61{\times}10^{23}electrons/m^{3},\;mobility는\;2.42{\times}10^{-2}m^{2}/V.s$였다. 또한 Hall 계수가 양의 값이여서 $CdIn_{2}Te_{4}$ 단결정은 p형 반도체임을 알 수 있었다.

• 한국결정성장학회지
• /
• 제30권3호
• /
• pp.96-102
• /
• 2020

본 논문에서는 6H-SiC (0001) 기판 위에 AlN 에피층을 혼합 소스 수소화물 기상 에피택시 방법에 의해 성장하였다. 시간당 5 nm의 성장률로 0.5 ㎛ 두께의 AlN 에피층을 얻었다. FE-SEM과 EDS 결과를 통해 6H-SiC (0001) 기판 위에 성장된 AlN 에피층 표면을 조사하였다. HR-XRD와 계산식을 통해 전위 밀도를 예측하였다. 1.4 × 10⁹ cm^-2의 나사 전위 밀도와 3.8 × 10⁹ cm^-2의 칼날 전위 밀도를 가지는 우수한 결정질의 AlN 에피층을 확인하였다. 혼합소스 HVP E 방법에 의해 성장된 6H-SiC 기판 위의 AlN 에피층은 전력소자 등에 응용이 가능할 것으로 판단된다.

• 한국자기학회지
• /
• 제14권4호
• /
• pp.149-161
• /
• 2004

나노기술과 정보기술의 융합은 이제 성숙 단계에 있는 정보화시대에 중요한 역할을 할 것으로 예상된다. 특히, 한국 산업에서의 정보 기술의 역할을 고려할 때, NT-IT 기술 융합은 매우 중요하다. 나노 소재는 그 크기가 나노미터 크기로 작은 것을 의미하며, 나노 크기에서 독특한 물성을 나타내는 특성을 가지고 있다 자기조립 기술을 활용하여 보텀업 공정을 수행하여 나노 크기의 정보 소재 및 소자를 구현한다. 이러한 기술은 생물체 등에서 일어나는 원자나 분자의 자기 조립 현상과 유사하다. 유기. 무기 템플릿을 이용한 정보 소재 개발 연구는 Guided Self Assembly유기물 나노 템플릿의 개발 및 AAO무기물 나노 템플릿을 활용한 나노 구조물 형성과 이를 응용한 정보기술과의 융합에 관해 연구이다. Nano structuring을 위해 Electroforming, Sol-gel processing, ionized Physical vapor deposition, ion beam implantation 법 등을 사용하며, 정보기술에 필요한 핵심 요소 기술을 개발한다. 형성된 Nano structure의 전기적 특성 평가 및 미세 구조 분석 및 응용을 고려한 소자 특성 평가를 통해서, IT분야에 적용 가능한 정보소재를 개발한다.