• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 제39회 하계학술대회
• /
• pp.1309-1310
• /
• 2008

최근 대형 FPD로 주목받고 있는 PDP는 높은 방전개시전압과 투명전극인 ITO를 사용함으로서 가격이 상승하는 문제점이 있다. 그래서 본 논문에서는 ITO전극 대신 금속(Ag) BUS전극을 사용해 저가격화를 이룰 수 있는 Fence전극구조에 Floating전극을 도입함으로서 방전개시전압을 낮추고 효율을 개선할 수 있는 새로운 Fence전극구조를 제안하였다. 실험은 reference와 제안된 구조로 구성되어 있는 4-inch AC PDP에 Test Panel을 직접 제작하여 firing voltage, discharge current, luminanace, luminous efficiency를 측정하여 비교하였다. 제안된 구조는 방전개시전압이 최대 20V감소하고 방전전류가 최대 17%감소하였고 효율면에서도 최대 13%의 상승을 보였다.

• 대한전기학회논문지
• /
• 제36권4호
• /
• pp.259-266
• /
• 1987

In order to drive motor control system precisely, the motor is to be controlled by mmfs and current with sinusoidal waveforms. In this paper the Delta Modulation (DM) Technique is used for generating PWM pulse with sinusoidal waveform. However the motor currents yet contain odd harmonics due to leakage inductances, speed and exitation. To reduce harmonics, the parameter adaptive control method is introduced. That is, Req.C parameter of Delta Modulator is controlled adaptively by parameter adaptor. The adaptive signal is achieved by the difference between motor current and reference waveform, and this signal is converted to the voltage commend signal by adaptive mechanism. The test reslts show that this system is operated smoothly over a wide range of motor speed and motor current is controlled to be sinusoidal waveform adaptively.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1997년도 하계학술대회 논문집 D
• /
• pp.1015-1017
• /
• 1997

A high impedance fault on the multi-grounded three-phase four-wire distribution system can not be detected by conventional overcurrent sensing devices. In this paper, the neural network is used to detect high impedance faults. The proposed algorithm using back - propagation neural network is demonstrated by simulation with the staged fault test data. The harmonic components of current and the phase of voltage are used as the inputs of neural network. Results of the simulation can be used as a reference for the development of a high impedance fault detector.

• 한국철도학회:학술대회논문집
• /
• 한국철도학회 2004년도 추계학술대회 논문집
• /
• pp.1341-1346
• /
• 2004

Basic design for single-phase active power filter, which aims at railway applications provided with PWM-controlled converters, is comprehensively studided and its performance is presented in this paper, Active power filters are used to compensate railway signaling and public telecommunication interference due to the high-order harmonic currents generated in railway traction locomotives. A type of hybrid digital filter which is composed of low pass filter and high pass filter is proposed so that the desired harmonic reference current with accurate magnitude and phase shift can be extracted from catenary line current. A design criteria to determine input inductor L and output capacitor C is also described, considering voltage, current. PWM pattern, and switching frequency of the main converters, Finally, computer simulation and DSP-based experiments resulted from laboratory test are presented.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2015년도 전력전자학술대회 논문집
• /
• pp.177-178
• /
• 2015

This paper presents a neutral point deviation compensating control algorithm applied to a 3-level NPC converter. The neutral point deviation is analyzed with a focus on the current flowing out of or into the neutral point of the dc link. Based on the zero sequence components of the reference voltages, this paper analyzes the neutral point deviation and balancing control for 3-level NPC converter. An analytical method is proposed to calculate the injected zero sequence voltage for NP balancing based on average neutral current. This paper also proposes a control scheme compensating for the neutral point deviation under generalized unbalanced grid operating conditions. The positive and negative sequence components of the pole voltages and ac input currents are employed to accurately explain the behavior of 3-level NPC converter. Simulation and experimental results for a test set up of 30kW are shown to verify the validity of the proposed algorithm.

• 한국산학기술학회논문지
• /
• 제13권4호
• /
• pp.1777-1783
• /
• 2012

본 논문에서는 DC모터의 출력특성을 개선할 수 있는 새로운 구조의 DC모터 구동회로를 설계하였고 이 회로를 이용한 콘트롤러를 개발하였다. 설계된 구동 회로에 의하여 콘트롤러는 자체발진회로의 스위칭 신호를 갖는 트랜스포머를 이용하여 연속적으로 DC모터를 구동할 수 있다. 또한 최대속도시, 제어회로의 기준전압 값을 삼각파보다 높게 유지할 수 있고 모터 구동 FET를 항상 온 값을 가지도록 하여 최대출력을 얻을 수 있도록 한다. 제안된 구동회로를 활용하여 24V-500W급 DC모터속도 컨트롤러를 개발하였고 소형전동차를 제작하고 구동시험을 실시하였다. 구동테스트 및 특성 측정결과, 구동전류 12A로써 DC모터의 전진 및 후진 속도를 연속 가변 할 수 있음을 보였다. 그 밖에 과전류 감시기능, 모터과열 감시기능의 정상동작을 확인하였으며, 배터리 잔량이 20~100%까지 6단계로 표시할 수 있음을 확인하였다.

• 한국정보통신학회논문지
• /
• 제12권3호
• /
• pp.517-526
• /
• 2008

본 논문에서는 자동차 계기판의 OLED 디스플레이 모듈용 One-chip DC-DC 변환기 회로를 제안하였다. 전하 펌핑 방식의 OLED 패널 구동전압 회로는 PWM(Pulse Width Modulation) 방식을 사용한 DC-DC 변환기 회로에 비해 소형화, 저가격 및 낮은 EMI 특성을 갖는다. 그리고 Bulk-potential 바이어싱 회로를 사용하므로 전하 펌핑 시 기생하는 PNP BJT에 의한 전하 손실을 방지하도록 하였고, 밴드갭 기준전압 발생기의 Start-up 회로에서 전류소모를 기존 BGR 회로에 비해 42% 줄였고 VDD의 링 발진기 회로에 로직전원인 VLP를 사용하여 링 발진기기 레이아웃 면적을 줄였다. 또한 OLED 구동전압인 VDD의 구동 전류는 OLED 패널에서 요구하는 40mA 이상이다. $0.25{\mu}m$ High-voltage 공정을 이용하여 테스트 칩을 제작 중에 있으며, 레이아웃 면적은$477{\mu}m{\times}653{\mu}m$이다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.1093-1096
• /
• 2003

본 논문에서는, CMOS APS Image Sensor 내에 포함되어 회로의 면적을 줄인 새롭게 제안된 CMOS Bandgap Reference Bias Generator (BGR)를 온도 및 방사능에 대한 응답을 실험하였다. 제안된 BGR 회로의 설계 목표는 V/sub DD/는 2.5V이상이고, V/sub ref/는 0.75V ± 0.5mV 마진을 가지게 하는 것이다. 제안된 BGR회로는 Level Shifter를 갖는 Differential OP-amp단과 Feedback-Loop를 가지는 Cascode Current Mirror를 사용하여 저전압에서도 동작을 가능하게 하였으며, 높은 출력저항 특성을 가지도록 하였다. 제안된 BGR회로는 하이닉스 0.18㎛ ( triple well two-poly five-metal ) CMOS 공정을 이용하여 Test Chip을 제작하였다. 온도의 변화와 Co-60 노출조건 하에서 Total ionization dose (TID) effect된 BGR회로의 V/sub ref/를 측정하여, 이를 평가하였다. 온도에 대한 반응은, 25℃ 일 때의 V/sub ref/에 대해, 각각 45 ℃에서 0.128%. 70℃에서 0.768% 변화하였다. 그리고 온도가 25℃일 때 50krad와 100krad의 방사능을 조사 하였을 경우, V/sub ref/는 각각 2.466%, 그리고 4.612% 변화하였다.

• 대한용접접합학회:학술대회논문집
• /
• 대한용접접합학회 2002년도 Proceedings of the International Welding/Joining Conference-Korea
• /
• pp.53-58
• /
• 2002

Electrical insulation and mechanical properties of the plasma sprayed oxide ceramic coatings were studied before and after the sealing treatment of the ceramic coatings. Plasma sprayed A1$_2$O$_3$-TiO$_2$ coating as the reference coating was sealed using three commercial sealants based on polymer. Penetration depth of the sealants to the ceramic coating was evaluated directly from the optical microscope using a fluorescent dye. It is estimated that the penetration depth of the sealants to the ceramic coating is from 0.2 to 0.5 mm depending on the sealants used. The preliminary test results with a DC puncture tester imply that the dielectric breakdown voltage mechanism of plasma sprayed ceramic coatings has been determined to be a corona mechanism. Dielectric breakdown voltage of the as-sprayed and as-ground samples have shown a linear trend with regard to the thickness showing an average dielectric strength of 20 kV/mm for the thickness scale studied. It is also shown that grinding the coating before sealing and adding fluorescent dye do not agent the penetration depth of sealants. All of the microhardness, two-body abrasive wear resistance, bond strength, and surface roughness of the ceramic coating after the sealing treatment are improved. The extent of improvement is different from the sealants used. However, three-point bending stress of the ceramic coating after the sealing treatment is decreased. This is attributed to the reduced micro-crack toughening effect since the cracks propagate easily through the lamellar of the coating without crack deflection and/or branching after the sealing treatment.

• 한국전산구조공학회논문집
• /
• 제26권5호
• /
• pp.351-358
• /
• 2013

본 논문에서는 Pothead를 지지하는데 사용하는 지그의 고유진동수를 일정 범위로 제한하여 Pothead와 공진을 일으키지 않도록 하는 지그의 최적 설계안을 제시한다. 쿤 터커(Kuhn-Thucker) 조건을 적용한 최적기준법(Optimality criteria method)을 사용하여 위상 최적화를 수행하였고, 이 과정에서 유한요소 크기기 최적 형상에 미치는 영향을 검토하였다. 또한 위상 최적화 결과를 바탕으로 실험 계획법(Design of experiments)과 반응 표면법(Response surface method)을 사용하여 형상 및 치수 최적화를 수행하여 비교용 지그에 비해 전체 질량이 30% 감소되는 결과를 얻었다. 마지막으로 최적화된 지그의 내진 해석을 수행한 Pothead의 응답은 Metal Handbook에서 제시된 내진 응답을 만족하고 있다.