• JSTS:Journal of Semiconductor Technology and Science
• /
• 제6권1호
• /
• pp.16-21
• /
• 2006

A simple doping method to fabricate a very thin channel body of the p-type FinFETs with a 20 nm gate length by solid-phase-diffusion (SPD) process was developed. Using the poly-boron-films (PBF) as a novel diffusion source of boron and the rapid thermal annealing (RTA), the p-type sourcedrain extensions of the FinFET devices with a threedimensional structure were doped. The junction properties of boron doped regions were investigated by using the $p^+-n$ junction diodes which showed excellent electrical characteristics. Single channel and multi-channel p-type FinFET devices with a gate length of 20-100 nm was fabricated by boron diffusion process using PBF and revealed superior device scalability.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.330-330
• /
• 2012

RF magnetron sputtering법을 이용하여 사파이어, 유리 기판위에 ZnO박막을 기판온도를 달리하여 증착하여 ZnO박막의 구조적, 광학적 특성을 조사하였다. 또한, RTA (Rapid Thermal Annealing)를 이용하여 ZnO박막의 열처리 효과도 확인하였다. XRD (X-ray diffraction)결과 사파이어 기판에서는 상온에서, 유리 기판에서는 $400^{\circ}C$일 때 ZnO박막의 가장 좋은 특성을 나타냈다. UV-vis spectrometer측정 결과 가시광선 영역에서 사파이어 기판에서는 80%가 넘는 투과율을 유리 기판에서는 90%가 넘는 투과율을 보였다. 열처리 후 XRD peak의 세기가 높아졌고, 반치폭도 감소함을 보여 ZnO박막의 결정성이 향상되었다. 그리고 밴드갭의 변화도 관찰되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.175-175
• /
• 2013

염료감응형 태양전지(Dye Sensitized Solar Cells; DSSC)에서 투명전극(Transparent Conducting Oxide; TCO)으로 사용되는 ITO, FTO의 경우 자원의 희소성과 고온에 취약하며 취성과 같은 단점 등이 있다. Graphene은 단원자층의 얇은 물질로써 우수한 전도도와 투과도, 고강도와 고탄성의 특성들을 가진다. 이러한 특성들을 가지는 Graphene을 기존의 투명전극을 대체하여 DSSC의 작업전극에 적용 하였다. 본 실험에서 사용된 그래핀 시트는 근적외선을 source로 하는 RTA (Rapid Thermal Annealing)장비에 탄화수소 기반의 gas를 주입하여 Ni위에 성장시켰으며, 습식방법인 용액Etching 방식을 사용하여 유리판 위에 전사시켰다. 전사된 Graphene 투명전극의 전기적 특성과 광학적 특성을 평가하기 위해 4 point probe, FT-IR, 마이크로 Raman분광법, 광학현미경 및 투과도를 측정하여 평가 하였다. 전사된 Graphene 투명전극을 염료감응형 태양전지 작업전극에 적용하여, DSSC소자를 제작하고, Solar Simulator로 광전변환효율 및 EIS(Electrochemical Impedance Spectroscopy)를 측정하여 기존의 FTO로 만든 DSSC와 비교하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1997년도 추계학술대회 논문집
• /
• pp.52-55
• /
• 1997

In this study, PLZT stock solutions were prepared by sol-gel processing to fabricate PLZT thin films. The stock solutions were spin-coated on ITO-glass and the film were annealed by rapid thermal annealing(RTA). The variation of tile crystallographic structure of the thin films and the phase transition with respect to it were observed using Raman spectra. Raman result showed that the band of spectra are broad as the amount of Zr substitution increased and specially, abrupt change occurs in the raman spectra upon crossing the tetragonal-rhombohedral phase boundry at 2/55/45 PLZT thin film. So, the fact that the crystallographic structure was transitted from tetragonal to rhombohedral structure was certified.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.182-182
• /
• 2010

본 연구에서는 Pt 배면전극에 다양한 조건에서의 ZnO를 성장하여 Schottky 구조를 제작, 접합 특성 및 자외선 검출 특성을 연구하였다. $Al_2O_3$ 기판에 Mirror-like하며 고결정성을 갖는 Pt(111) 배면전극을 형성 후, ZnO 박막의 성장 조건에 따른 접합 특성을 확인하기 위하여 기판온도와 산소분압을 각각 $400{\sim}600^{\circ}C$ ($50^{\circ}C$ 단계), 0~60 sccm (15 sccm 단계)로 성장하였다. 이에 따른 구조적 특성변화를 확인하기 위하여 주사전자현미경 및 X선 회절 특성을 분석하였으며, 전류-전압 특성 곡선을 분석을 통하여 최적의 Schottky contact 형성을 위한 ZnO 성장조건을 규명하고자 하였다. $H_2O_2$를 이용한 표면처리와 Rapid Thermal Annealing (RTA)를 이용한 열처리 과정을 통하여 표면 처리 전 후의 전기적 특성과 광학적 특성의 변화를 비교 분석하였다. 또한 Ohmic 접촉으로 상부전극을 형성, ZnO Schottky photodiode 구조를 제작하여 UV-A, B, C 영역에 따른 UV반응 특성을 분석하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(2)
• /
• pp.310-313
• /
• 2000

In this study, the Au/Ni and Au/Ni/Si/Ni layers prepared by electron beam evaporation were used to form ohmic contacts on p-type GaN. Before rapid thermal annealing, the current-voltage(I-V) characteristic of Au/Ni and Au/Ni/Si/Ni contact on p-type GaN film shows non-ohmic behavior. A Specific contact resistance as 3.4$\times$10$^{-4}$ Ω-$\textrm{cm}^2$ was obtained after 45$0^{\circ}C$-RTA. The Schottky barrier height reduction may be attributed to the presence of Ga-Ni and Ga-Au compounds, such as Ga$_4$Ni$_3$, Ga$_4$Ni$_3$, and GaAu$_2$ at the metal - semiconductor interface. The mixing behaviors of both Ni and Au have been studied by using X-ray photoelectron spectroscopy. In addition, X-ray diffraction measurements indicate that the Ni$_3$N, NiGa$_4$, Ni$_2$Si, and Ni$_3$Si$_2$ Compounds were formed at the metal-semiconductor interface.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.80-80
• /
• 2009

Recently, multiferroics have attracted much attention due to their numorous potentials. In this work, we attemped to utilize the multiferroics as an alternative material for ferroelectrics. Ferroelectric materials have been stadied to ferroelectric random access memories, however, some inevitable problems prevent it from inplementation. multiferroics shows a ferroelectricity and has low process temperature $BiFeO_3$(BFO) films have good ferroelectric properties but poor leakage characterization. Thus we tried, in this work, to adopt $HfO_2$ insulating layer for metal-ferroelectric-insulator-semiconductor(MFMIS) structure to surpress to leakage current. $BiFeO_3$(BFO) thin films were fabricared by using a sol-gel method on $HfO_2/Si$ structure. Ferroelectric BFO films on a p-type Si(100)wafer with a $HfO_2$ buffer layer have been fabricated to form a metal-ferroelectric-insulator-semiconductor (MFIS) structure. The $HfO_2$ insulator were deposited by using a sol-gel method. Then, they were carried out a rapid thermal annealing(RTA) furnace at $750\;^{\circ}C$ for 10 min in $N_2$. BFO films on the $HfO_2/Si$ structures were deposited by sol-gel method and they were crystallized rapid thermal annealing in $N_2$ atomsphere at $550\;^{\circ}C$ for 5 min. They were characterized by atomic force microscopy(AFM) and Capacitance-voltage(C-V) curve.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.240-240
• /
• 2010

반사 방지막은 LEDs, 태양전지, 센서 등의 광전소자의 효율을 향상시키는데 사용되고 있다. 일반적으로 사용되는 단층 또는 다층 박막의 반사방지막은 thermal expansion mismatch, adhesion, stability 등의 문제점을 가지고 있다. 따라서, 단층 또는 다층 박막의 반사방지막 대신에 파장이하의 주기를 갖는 구조(subwavelength structure, SWS)의 반사방지막 연구가 활발히 진행되고 있다. 입사되는 태양 스펙트럼의 파장보다 작은 주기를 갖는 SWS 구조는 Fresnel 반사율을 감소시켜 빛의 손실을 줄일 수 있다. 이러한 SWS 반사 방지막을 제작하기 위해서는 에칭 마스크가 필요하다. 에칭 마스크 제작을 위해서 사용되는 장비로는 홀로그램, 전자빔, 나노임프린트와 같은 리소그라피 방법이 있으나, 이들은 제작 비용이 고가이며 복잡한 기술을 필요로 한다. 따라서 본 실험에서는 리소그라피 방법보다 간단하고 저렴한 self-assembled Au 나노 입자 에칭 마스크를 이용한 실리콘 SWS 반사 방지막을 제작하여 구조적 및 광학적 특성을 연구하였다. Au박막은 열증발증착(thermal evaporator)법에 의해 실리콘 기판 위에 증착되었고, 급속 열처리(rapid thermal annealing, RTA)를 통해 Au 나노입자 에칭 마스크를 형성시켰다. 실리콘 SWS 반사방지막은 식각 가스 $SiCl_4$를 기반의 유도결합 플라즈마(inductively coupled plasma, ICP) 장비를 사용하여 제작되었다. Au 나노 입자의 마스크 패턴 및 에칭된 실리콘 SWS 프로파일은 scanning electron microscope를 사용하여 관찰하였으며, UV-Vis-NIR spectrophotometer를 사용하여 300-1100 nm 파장 영역에 따른 반사율을 측정하였다. ICP 에칭 조건을 변화시켜 가장 낮은 반사율을 갖는 최적화된 실리콘 SWS 반사방지막을 도출하였다. 최적화된 구조에 대해서, 실리콘 SWS 반사방지막은 벌크 실리콘 (>35%)보다 더 낮은 5% 이하의 반사율을 나타냈다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.218-218
• /
• 2010

기존의 비휘발성 메모리 소자는 터널 절연막으로 $SiO_2$ 단일 절연막을 이용하였다. 그러나 소자의 축소화와 함께 비휘발성 메모리 소자의 동작 전압을 낮추기 위해서 $SiO_2$ 단일 절연막의 두께도 감소 시켜야만 하였다. 하지만 $SiO_2$ 단일 절연막의 두께 감소에 따라, 메모리의 동작 횟수와 데이터 보존 시간의 감소등의 문제점들로 인해 기술적인 한계점에 이르렀다. 이러한 문제점들을 해결하기 위한 연구가 활발히 진행되고 있는 가운데, 최근 high-k 물질을 기반으로 하는 Tunnel Barrier Engineered (TEB) 기술이 주목 받고 있다. TBE 기술이란, 터널 절연막을 위해 서로 다른 유전율을 갖는 유전체를 적층함으로써 쓰기/지우기 속도의 향상과 함께, 물리적인 두께 증가로 인한 데이터 보존 시간을 향상 시킬 수 있는 기술이다. 따라서, 본 연구에서는 적층된 터널 절연막에 이용되는 $HfO_2$를 FGA (Forming Gas Annealing)와 RTA (Rapid Thermal Annealing) 공정에 의한 열처리 효과를 알아보기 위해, 온도에 따른 전기적인 특성을 MIS-Capacitor 제작을 통하여 분석하였다. 이를 위해 먼저 Si 기판 위에 $SiO_2$를 약 3 nm 성장시킨 후, $HfO_2$를 Atomic Layer Deposition (ALD) 방법으로 약 8 nm를 증착 하였고, Aluminum을 약 150 nm 증착 하여 게이트 전극으로 이용하였다. 이를 C-V와 I-V 특성을 이용하여 분석함으로 써, 열처리 공정을 통한 $HfO_2$의 터널 절연막 특성이 향상됨을 확인 하였다. 특히, $450^{\circ}C$ $H_2/N_2$(98%/2%) 분위기에서 진행한 FGA 공정은 $HfO_2$의 전하 트랩핑 현상을 줄일 뿐 만 아니라, 낮은 전계에서는 낮은 누설 전류를, 높은 전계에서는 높은 터널링 전류가 흐르는 것을 확인 하였다. 이와 같은 전압에 대한 터널링 전류의 민감도의 향상은 비휘발성 메모리 소자의 쓰기/지우기 특성을 개선할 수 있음을 의미한다. 반면 $N_2$ 분위기에서 실시한 RTA 공정에서는, 전하 트랩핑 현상은 감소 하였지만 FGA 공정 후 보다는 전하 트랩핑 현상이 더 크게 나타났다. 따라서, 적층된 터널 절연막은 적절한 열처리 공정을 통하여 비휘발성 메모리 소자의 성능을 향상 시킬 수 있음이 기대된다.

• 전기화학회지
• /
• 제8권1호
• /
• pp.24-31
• /
• 2005

Ion-Shower-Doping장비 및 $PH_/3M_2$혼합 가스를 사용하여 Phosphorous를 ELA방법으로 제조된 Poly-Si에 가속 전압 및 조사량을 변수로 이온 주입하였다. As-implanted된 시편의 결정도는 UV-transmittance spectroscopy를 사용하여 측정하였다. 이 때 UV-transmittance를 이용하여 측정한 값은 Raman spectroscopy를 이용해서 측정한 값과 서로 관련되어 있음을 알았다. 면 저항은 가속전압이 1kV에서 15kV까지 증가함에 따라 감소한다 그러나 가혹한 도핑조건하에서는 가속전압의 증가 시 면 저항이 증가한다. 이는 활성화 열처리 후 치유되지 않은 결함에 의해 전자가 포획되며 이에 따라 전하 운반자의 농도가 감소하는 때문이다. 활성화 열처리는 로열처리, RTA 열처리, ELA 열처리 등의 방법으로 수행하였고 열처리 방법에 따르는 도펀트의 활성화 및 결함의 회복의 거동을 연구하였다