• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.279.1-279.1
• /
• 2016

박막 트랜지스터 (thin film transistor, TFT)는 고밀도, 대면적화로 높은 전자의 이동도가 요구되면서, 비정질 실리콘 (a-Si)에서 다결정 실리콘 (poly-Si) TFT 로 연구되었다. 이에 따라 비정질 실리콘에서 결정질 실리콘으로의 상변화에 대한 결정화 연구가 활발히 진행되었다. 또한, 박막 태양전지 분야에서도 유리기판 위에 비정질 층을 증착한 후에 열처리를 통해 상변화하는 고상 결정화 (solid-phase crystallization, SPC) 기술을 적용하여, CSG (thin-film crystalline silicon on glass) 태양전지를 보고하였다. 이러한 비정질 실리콘 층의 결정화 기술을 결정질 실리콘 태양전지 에미터 형성 공정에 적용하고자 한다. 이 때, 플라즈마화학증착 (Plasma-enhanced chemical vapor deposition, PECVD) 장비로 증착된 비정질 실리콘 층의 열처리를 통한 결정화 정도가 중요한 요소이다. 따라서, 비정질 실리콘 층의 결정화에 영향을 주는 인자에 대해 연구하였다. 비정질 실리콘 증착 조건(H2 가스 비율, 도펀트 유무), 실리콘 기판의 결정방향, 열처리 온도에 따른 결정화 정도를 엘립소미터(elipsometer), 투과전자현미경 (transmission electron microscope, TEM), 적외선 분광기 (Fourier Transform Infrared, FT-IR) 측정을 통하여 비교 하였다. 이를 기반으로 결정화 온도에 따른 비정질 실리콘의 결정화를 위한 활성화 에너지를 계산하였다. 비정질 실리콘 증착 조건 보다 기판의 결정방향이 결정화 정도에 크게 영향을 미치는 것으로 확인하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1999년도 제17회 학술발표회 논문개요집
• /
• pp.64-64
• /
• 1999

다결정 실리콘-게르마늄(poly-SiGe)은 태양전지 및 TFT-LCD와 같은 소자 응용에 있어서 중요하게 연구되고 있는 물질이다. 우리는 수소화된 비정질 실리콘-게르마늄 (a-Si1-xGex:H) 박막을 증착시키고 고상결정화시키며 XRD(x-ray diffraction) 및 ESR (electron spin resonance) 측정을 수행하였다. PECVD 증착가스는 SiH4과 GeH4가스를 사용하였고 Ge의 성분비는 x=0.0, 0.1, 0.5 정도로 조절되었다. 기판은 Corning 1737 glass를 사용하였고, 기판 온도는 20$0^{\circ}C$ 이었다. 증착압력과 r.f. 전력은 각각 0.6Torr와 3W이었다. 증착된 SiGe 박막은 고상결정화를 위해 $600^{\circ}C$ N2 분위기에서 가열되고, 그에 따른 XRD 및 ESR spectrum의 변화를 관찰하였다. ESR 측정은 X-band 그리고 상온에서 행해졌다. 먼저 XRD 측정으로부터 박막의 고상결정화 정도를 알 수 있었고, 고상결정화 과정이 초기 핵형성 단계와 결정화 단계, 그리고 더 이상 결정화가 일어나지 않는 완료 단계로 구분될 수 있음을 보여주었다. X값이 증가함에 따라 결정화 시간은 훨씬 단축되었다. ESR로 측정된 스핀 밀도는 a-Si1-xGex:H 박막이 처음 가열됨에 따라 전체적으로 크게 증가했다가, 결정화가 일어나면서 다시 감소하여 나중에는 거의 변화가 없었다. ESR 신호의 초기 증가는 수소 이탈에 의한 dangling bond의 증가에 기인하며, 다음 단계의 감소 및 안정 상태는 결정화에 따른 결정경계 영역의 감소와 결함들의 안정성에 기인하는 것으로 생각된다. 그러나 흥미로운 것은 Si1-xGex 합금의 경우 가열시간이 증가됨에 따라 Si-db(Si-dangling bond)와 Ge-db에 의한 신호가 서로 분리되어 나타났으며, 이 Si-db 스핀 밀도와 Ge-db 스핀밀도의 변화정도는 x값에 크게 의존함을 보여준 것이다. 즉 순수한 a-Si:H의 경우 Si-db 의 스핀밀도의 증가시간은 4시간 정도였고, 그리고 다시 감소하였으며, x=0.1 인 박막에서 Si-db와 Ge-db의 변화 시간은 순수 S-db 변화의 경우와 거의 유사하였다. 그러나 x=0.5 샘플에서는 Si-db의 변화가 빨라져서 0.1 시간 안에 증가되었고, Ge-db의 변화는 더 빠르게 수 분 동안에 증가 된후 다시 감소하였다. 이것은 수소의 Si에 대한 친화력 뿐 만아니라 Si-H과 Ge-H 결합에너지가 주위 원자들의 구성에 크게 영향받을 수 있는 가능성을 제시해준다.

• Journal of Electrical Engineering and Technology
• /
• 제4권1호
• /
• pp.118-122
• /
• 2009

Organic thin film transistors with a pentacene active layer and various polymer gate insulators were fabricated and their performances were investigated. Characteristics of pentacene thin film transistors on different polymer substrates were investigated using an atomic force microscope (AFM) and x-ray diffraction (XRD). The pentacene thin films were deposited by thermal evaporation on the gate insulators of various polymers. Hexamethyldisilazane (HMDS), polyvinyl acetate (PVA) and polymethyl methacrylate (PMMA) were fabricated as the gate insulator where a pentacene layer was deposited at 40, 55, 70, 85, 100 oC. Pentacene thin films on PMMA showed the largest grain size and least trap concentration. In addition, pentacene TFTs of top-contact geometry are compared with PMMA and $SiO_2$ as gate insulators, respectively. We also fabricated pentacene TFT with Poly (3, 4-ethylenedioxythiophene)-Polysturene Sulfonate (PEDOT:PSS) electrode by inkjet printing method. The physical and electrical characteristics of each gate insulator were tested and analyzed by AFM and I-V measurement. It was found that the performance of TFT was mainly determined by morphology of pentacene rather than the physical or chemical structure of the polymer gate insulator

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2003년도 추계학술대회 논문집 Vol.16
• /
• pp.128-131
• /
• 2003

The number of grain is determined based on Poisson distribution in respectively different active channel and it is converted to grain size which affects to the mobility and threshold voltage. the acquired data is applied to the SPICE for observing the variation of I-V characteristic with several channel lengths. we can confirm the effect on device.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2005년도 International Meeting on Information Displayvol.II
• /
• pp.1116-1118
• /
• 2005

We studied laser crystallization of amorphous silicon films prepared at ultra low temperatures ($<150^{\circ}C$). Amorphous silicon films having a low content of hydrogen were deposited by using catalytic chemical vapor deposition method. Influence of process parameters on the hydrogen content was investigated. Laser crystallization was performed dispensing with the preliminary dehydrogenation process. Crystallization took place at a laser energy density value as low as $70\;mJ/cm^2$, and the grain size increased with increasing the laser energy. The ELA crystallization of Catalytic CVD a-Si film is a promising candidate for Poly-Si TFT in active-matrix flexible display on plastic substrates.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.292-292
• /
• 2011

TFT (Thin Film Transistor)에서 공정을 단순화 시키고, 가격을 하락시키기 위해서는 Poly-Si을 대체할 물질이 필요하다. 이 연구에서는 Chalcogenide Material의 하나인 GeTe 박막을 이용하여 TFT Channel으로 사용 가능한 물질인지 알아보기 위하여 Post-Annealing을 한 뒤, 상 변화에 따른 박막의 저항 변화, Carrier Concentration (cm-3)과 Mobility (cm2V-1s-1)의 변화를 알아보았다. Sputtering을 이용하여 증착한 GeTe 100 nm Thin Film 위에 Sputtering을 이용하여 SiO2 5 nm를 Capping Layer로 증착한 후, Post-Annealing을 200$^{\circ}C$, 300$^{\circ}C$, 400$^{\circ}C$, 500$^{\circ}C$로 온도를 변화 시키며 진행하였고, 이로 인하여 GeTe Thin Film에 외부의 영향을 최소화 하였다. 먼저 GeTe Thin Film의 Sheet Resistance를 측정한 결과는 300$^{\circ}C$ 까지 낮은 Sheet Resistance의 거동을 보이며 반면, 400$^{\circ}C$ 이상이 되면 높은 Sheet Resistance의 거동을 보인다. Hall Measurement를 통해, Carrier Concentration과 Mobility를 알아보았다. Carrier Concentration은 온도가 증가하면 1E+19에서 1E+21 까지 증가하며, Mobility는 감소하는 경향을 보인다. 500$^{\circ}C$ Post-Annealed GeTe Thin Film에서는 Resistivity가 상당히 높아 4 Point Probe (Range : 1 mohm/sq~2 Mohm/sq)로 측정이 불가능하다. XRD로 GeTe Thin Film을 분석한 결과 as-grown, 200$^{\circ}C$, 300$^{\circ}C$에서는 Cubic의 결정 구조를 보이며, Sheet Resistance가 급격히 증가한 400$^{\circ}C$, 500$^{\circ}C$에서는 Rhombohedral의 결정구조를 보인다. GeTe Thin Film은 400$^{\circ}C$ 이상의 Post-Annealing 온도에서 cubic 구조에서 Rhombohedral 구조로 상 변화가 일어난다. 위 결과를 통해, 결정 구조의 변화가 GeTe Thin Film의 저항, Carrier Concentration과 Mobility에 밀접한 영향이 미치는 것을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제37권4호
• /
• pp.31-37
• /
• 2000

금속 유도 측면 결정화 (Metal-Induced Lateral Crystallization; MILC)에 의해 저온다결정 실리콘 박막트랜지스터를 형성할 때 Ni박막을 게이트와 소오스/드레인간 경계로부터 거리를 달리하여 형성한 뒤 결정화시킴으로써 소오스와 드레인으로부터 결정화가 진행되어 서로 만나는 경계 면을 채널 내부 외부에 인위적으로 위치시킬 수 있었고 이들의 전기적 특성비교를 통하여 MILC경계가 트랜지스터 특성에 미치는 영향을 고찰할 수 있었다. MILC 경계를 채널 내부로부터 제거시킴으로써 On Current, Subthreshold slope 특성을 향상시킬 수 있었고 누설전류 특성도 크게 향상시킬 수 있었다. 채널 내부에 MILC 경계가 존재할 경우 전기적 스트레스를 인가함에 따라 누설전류의 양이 감소하였고, 전체 감소량은 채널 폭이 넓을수록 증가하였고 채널길이에는 무관하였다.

• ETRI Journal
• /
• 제30권2호
• /
• pp.308-314
• /
• 2008

In this paper, we describe the fabrication of 3.5-inch QCIF active matrix organic light emitting display (AMOLED) panels driven by thin film transistors, which are produced by an ultra-low-temperature polycrystalline silicon process on plastic substrates. The over all processing scheme and technical details are discussed from the viewpoint of mechanical stability and display performance. New ideas, such as a new triple-layered metal gate structure to lower leakage current and organic layers for electrical passivation and stress reduction are highlighted. The operation of a 3.5-inch QCIF AMOLED is also demonstrated.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2007년도 7th International Meeting on Information Display 제7권2호
• /
• pp.1085-1088
• /
• 2007

A new DC-DC converter was designed for gate driver circuit using low temperature poly-Si TFT technology. To achieve high efficiency and small area, we proposed a cross-coupled type DC-DC converter which converts 5V of input voltage to 9V of output voltage and supplies 120$\mu$A of current to load. Its efficiency is 92.9% and the area is reduced as much as 19% compared to the previously reported latch type DC-DC converter.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2006년도 6th International Meeting on Information Display
• /
• pp.505-508
• /
• 2006

Self-heating induced device degradation and its width/length (W/L) dimension dependence were studied in p-type polycrystalline silicon (poly-Si) thin film transistors (TFTs). Negative channel conductance was observed under high power region of output curve, which was mainly caused by hole trapping into gate oxide and also by trap state generation by self-heating effect. Self-heating effect became aggravated as W/L ratio was increased, which was understood by the differences in heat dissipation capability. By reducing applied power density normalized to TFT area, self-heating induced degradation could be reduced.