• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2012년도 한국컴퓨터종합학술대회논문집 Vol.39 No.1(C)
• /
• pp.7-9
• /
• 2012

2단계 잠금 규약은 데이터베이스에서 트랜잭션의 직렬성을 보장하는 방법이다. 분산 클라우드 시스템에는 분산된 노드들에 의한 합의 문제가 필연적으로 존재하여, 이는 분산 시스템에서 2단계 잠금을 비롯한 데이터베이스 이론의 적용을 어렵게 한다. 본 논문에서는 ZooKeeper를 이용하여 분산 클라우드 시스템에서 활용 가능한 2단계 잠금의 구현을 보이고, 이것이 트랜잭션의 직렬성을 보장함을 확인한다. 또한 분산시스템의 잠금 과정에서 발생할 수 있는 교착 상태 해결의 구현을 보인다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2001년도 가을 학술발표논문집 Vol.28 No.2 (1)
• /
• pp.121-123
• /
• 2001

새롭게 대두되고 있는 홈 네트워크(Home Network) 환경에서 정보가전은 댁내외에서 제공되는 여러가지 데이터 서비스를 제공받는 단말기로서의 역할을 담당하며, 이러한 데이터를 체계적이고 효율적으로 관리하기 위해서 정보가전용 내장형 데이터베이스 시스템의 필요성이 대두되고 있다. 이 시스템은 기존의 파일이나 메모리 기반 데이터베이스 시스템과 같이 동시성 제어를 지원하여야 하지만, 제한된 자원의 효율적인 활용이라는 제약 조건을 가지고 있다. 본고에서는 이러한 조건에 부합하는 정보가전에 탑재될 내장형 데이터베이스 시스템의 요구조건을 정의하고, 이에 부합되는 동시에 제어의 기법으로 제한적 다중 버전을 이용한 2단계 잠금 기법(Multiversion Technique with 2-Phase Locking)을 제시하고, 이 기법이 기존의 잠금 기법 및 다중 버전 기법보다 정보가전에 적합할 수 있음을 각각의 장단점의 분석을 통해 기술하였다.

• Journal of Magnetics
• /
• 제12권2호
• /
• pp.53-58
• /
• 2007

Theory of the generation linewidth of a current-driven spin-torque magnetic nano-oscillator in the presence of thermal fluctuations has been developed and a simple analytical formula for the generation linewidth in the supercritical regime of generation has been derived. It is shown that the strong dependence of the oscillator frequency on the precession power leads to substantial broadening of the generation linewidth of a spin-torque oscillator compared to the case of a linear oscillator, i.e. an oscillator with power-independent generation frequency. The relation between the nonlinearity-induced broadening of the generation linewidth and the nonlinearity-induced increase of the phase-locking band of a spin-torque oscillator to an external microwave signal has been revealed. The derived expression for the generation linewidth predicts a linewidth minimum when the nano-contact is magnetized at a certain angle to its plane, at which the nonlinear frequency shift vanishes. This result is in good agreement with recent experiments.

• Current Optics and Photonics
• /
• 제7권1호
• /
• pp.90-96
• /
• 2023

We numerically solve the nonlinear Schrödinger equation for pulse propagation in a passively mode-locked Yb:KGW laser. The soliton-like pulse formation as a result of balanced negative group-delay dispersion (GDD) and nonlinear self-phase modulation is analyzed. The cavity design and optical parameters of a previously reported high-power Yb:KGW laser were adopted to compare the simulation results with experimental results. The pulse duration and energy obtained by varying the small-signal gain or GDD reproduce the overall tendency observed in the experiments, demonstrating the reliability and accuracy of the model simulation and the optical parameters.

• Journal of Semiconductor Engineering
• /
• 제1권1호
• /
• pp.1-12
• /
• 2020

Handling precise timing in high-speed transceivers has always been a primary design target to achieve better performance. Many different approaches have been tried, and one of those is utilizing the beneficial nature of injection locking. Though the phenomenon was not intended for building integrated circuits at first, its coupling effect between neighboring oscillators has been utilized deliberately. Consequently, the dynamics of the injection-locked oscillator (ILO) have been explored, starting from R. Adler. As many aspects of the ILO were revealed, further studies followed to utilize the technique in practice, suggesting alternatives to the conventional frequency syntheses, which tend to be complicated and expensive. In this review, the historical analysis techniques from R. Adler are studied for better comprehension with proper notation of the variables, resulting in numerical results. In addition, how the timing jitter or phase noise in the ILO is attenuated from noise sources is presented in contrast to the clock generators based on the phase-locked loop (PLL). Although the ILO is very promising with higher cost effectiveness and better noise immunity than other schemes, unless correctly controlled or tuned, the promises above might not be realized. In order to present the favorable conditions, several strategies have been explored in diverse applications like frequency multiplication, data recovery, frequency division, clock distribution, etc. This paper reviews those research results for clock multiplication and data recovery in detail with their advantages and disadvantages they are referring to. Through this review, the readers will hopefully grasp the overall insight of the ILO, as well as its practical issues, in order to incorporate it on silicon successfully.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2013년도 추계학술발표대회
• /
• pp.1661-1664
• /
• 2013

본 연구는 만성 뇌졸중 환자 5 명을 대상으로 상지 운동(Affected hand의 주먹 쥐기/펴기운동)시 참가자의 운동의지와 운동 수행의 유무에 따라 차이가 있을 것을 가정하고, 운동 수행 및 운동의지가 존재하는 Active movement와 운동 수행을 하지만 운동의지가 없는 Passive movement, 운동 수행은 없지만 운동의지가 있는 Motor Imagery(MI)의 세가지 task에 따른 뇌파의 연결성을 비교하고자 한다. 이 때 EEG 영역 간의 연결성을 보기 위한 분석 방식 중 하나인 Phase locking value(PLV)를 통해 각 task 간의 차이를 비교 및 분석했다. 운동 수행은 동일하지만 운동의지 유무에 따른 차이는 Passive movement가 전반적으로 뇌 영역간 연결이 감소하고 Active movement가 motor task 시작 후 375ms를 기점으로 급격히 증가함을 보이는 데에서 발견할 수 있었으며, 운동 수행 유무에 따른 차이는 687.5ms 이후 Active movement에 비해 MI에서 뇌 영역 간 연결 수가 확연히 감소하는 데에서 큰 차이를 나타내었다. 이에 따라 본 연구에서는 만성 뇌졸중 환자의 상지운동 시의 motor task에 따른 EEG 영역간의 연결성을 토대로 운동의지 검출이 가능성이 있음을 밝혔다.

• 대한전자공학회논문지SD
• /
• 제42권2호
• /
• pp.23-30
• /
• 2005

이 논문에서는 낮은 stand-by power 및 DLL의 재동작 후 fast relocking 구조를 가지는 저전력, 고속 VISI 칩용 DLL(지연 고정 루프) 기반의 다중 클락 발생기를 제안하였다. 제안된 구조는 주파수 곱셈기를 이용하여 주파수 체배가 가능하며 시스템 클락의 듀티비에 상관없이 항상 50:50 듀티비를 위한 Duty-Cycle Correction 구조를 가지고 있다. 또한 DAC를 이용한 디지털 컨트롤 구조를 클락 시스템이 standby-mode에서 operation-mode 전환 후 빠른 relocking 동작을 보장하고 아날로그 locking 정보를 레지스터에 디지털 코드로 저장하기 위해 사용하였다. 클락 multiplication을 위한 주파수 곱셈기 구조로는 multiphase를 이용한 feed-forward duty correction 구조를 이용하여 지연 시간 없이 phase mixing으로 출력 클락의 duty error를 보정하도록 설계하였다. 본 논문에서 제안된 DLL 기반 다중 클락 발생기는 I/O 데이터 통신을 위한 외부 클락의 동기 클락과 여러 IP들을 위한 고속 및 저속 동작의 다중 클락을 제공한다. 제안된 DLL기반의 다중 클락 발생기는 $0.35-{\mu}m$ CMOS 공정으로 $1796{\mu}m\times654{\mu}m$ 면적을 가지며 동작 전압 2.3v에서 $75MHz\~550MHz$ lock 범위와 800 MHz의 최대 multiplication 주파수를 가지고 20psec 이하의 static skew를 가지도록 설계되었다.

• 한국정보과학회논문지:데이타베이스
• /
• 제29권4호
• /
• pp.297-310
• /
• 2002

실시간 데이타베이스 시스템에서 높은 우선 순위를 갖는 트랜잭션(High Priority Transaction; HPT)의 선행 처리를 보장하기 위해 2PL-HP(Two Phase Locking with High Priority) 방법이 사용된다. 이 방법은 충돌 발생 시 낮은 우선 순위를 갖는 트랜잭션(Low Priority Transaction; LPT)을 철회 또는 대기시킴으로써 충돌을 해결한다. 그러나 HPT가 마감시간을 지키지 못해서 시스템에서 제거되는 경우에는 LPT의 불필요한 철회 및 대기가 발생된다. 최근에 이러한 문제를 해결하고자 대체버전을 이용한 동시성 제어 알고리즘이 제안되었다. 그러나 이 알고리즘은 항상 대체 버전을 생성해야하며, 또한 복잡한 대체 버전을 관리하기 위한 기법이 추가적으로 요구된다. 본 논문에서는 불필요한 자원의 낭비를 막고 LPT의 불필요한 철회 및 대기를 제거할 수 있는 효율적인 동시성제어 알고리즘을 제안한다. 그리고 성능평가를 통해 제안하는 동시성제어 알고리즘이 기존의 대체버전을 이용한 동시성제어 알고리즘에 비해 성능이 우수함을 보인다.

• 한국정보통신학회논문지
• /
• 제9권2호
• /
• pp.301-306
• /
• 2005

본 논문에서는 gain-boosting 회로를 이용하여 전류 미스매치를 줄일 수 있는 전하펌프와 전압제어 저항기를 사용하여 선형성이 우수한 래치 구조의 전압제어발생기를 제안하여 위상고정루프를 설계하였다. Cain-boosting 전하펌프를 사용한 위상고정루프는 루프필터 출력 전압 구간에서 11$mu$V(최대 43$mu$V, 최소 32$mu$V)의 전압 흔들림 차이를 나타내었다. 전압제어저항기를 이용한 전압제어발진기는 입력전압 동작 구간에서 우수한 선형성을 나타내었다. 또한 제작된 전압제어발진기의 위상 잡음 특성은 -1084Bc/Hz(a)100kHz이며 CMOS 공정으로 만들어진 LC 전압제어발진기와 비슷한 성능을 가진다. 0.35$mu$m CMOS 공정으로 시뮬레이션 하였으며 록킹 시간은 150$mu$s이다.

• 전자공학회논문지
• /
• 제51권5호
• /
• pp.99-105
• /
• 2014

위상 잡음과 위상고정 시간을 최소화하기 위해 최적화 된 대역폭을 변화 시키지 않고 기준 주파수 신호 스퍼를 줄일 수 있는 두 개의 대칭 루프를 가진 위상고정루프(PLL)를 설계 하였다. 기준 주파수 신호 스퍼를 감쇄시키는 원리는 PLL에 사용되는 전압제어발진기(VCO)의 입력전압을 안정화시키는 것이다. 이것을 위해 설계된 PLL은 종래 PLL과 다르게 2개의 출력을 갖는 위상주파수검출기(PFD), 2개의 루프필터, 2개의 입력전압을 갖는 VCO, 그리고 분주기로 구성되었다. $0.18{\mu}m$ CMOS 공정파라미터를 사용하여 동작원리를 시뮬레이션 한 결과 종래의 단일 루프 PLL과 비교할 때 스퍼 크기가 약 1/2로 감소된 것을 확인하였다. 또한 루프필터에 사용된 R과 C가 5% 오차를 갖고 있을 경우에도 스퍼 크기가 약 1/2로 감소된 것을 확인하였다. 사용된 공급전압은 1.8V이고 소비전력은 6.3mW이였다.