• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 학술회의 논문집 정보 및 제어부문 B
• /
• pp.789-792
• /
• 2003

pMOSFET having 10 ${\mu}um$ thickness Gd layer has been tested to be used as a slow neutron sensor. The total thermal neutron cross section for the Gd is 47,000 barns and the cross section value drops rapidly with increasing neutron energy. When slow neutrons are incident to the Gd layer, the conversion electrons are emitted by the neutron absorption process. The conversion electrons generate electron-hole pairs in the $SiO_2$ layer of the pMOSFET. The holes are easily trapped in Oxide and act as positive charge centers in the $SiO_2$ layer. Due to the induced positive charges, the threshold turn-on voltage of the pMOSFET is changed. We have found that the voltage change is proportional to the accumulated slow neutron dose, therefore the pMOSFET having a Gd nuclear reaction layer can be used for a slow neutron dosimeter. The Gd-pMOSFET were tested at HANARO neutron beam port and $^{60}CO$ irradiation facility to investigate slow neutron response and gamma response respectively. Also the pMOSFET without Gd layer were tested at same conditions to compare the characteristics to the Gd-pMOSFET. From the result, we have concluded that the Gd-pMOSFET is very sensitive to the slow neutron and can be used as a slow neutron dosimeter. It can also be used in a mixed radiation field by subtracting the voltage change value of a pMOSFET without Gd from the value of the Gd-pMOSFET.

• 전기전자학회논문지
• /
• 제25권1호
• /
• pp.15-24
• /
• 2021

본 논문에서는 CDT(Conventional Double Trench) MOSFET보다 스위칭 시간과 손실이 적은 1700 V EPDT(Extended P+ shielding floating gate Double Trench) MOSFET 구조를 제안하였다. 제안한 EPDT MOSFET 구조는 CDT MOSFET에서 소스 Trench의 P+ shielding 영역을 늘리고 게이트를 N+와 플로팅 P- 폴리실리콘 게이트로 나누었다. Sentaurus TCAD 시뮬레이션을 통해 두 구조를 비교한 결과 온 저항은 거의 차이가 없었으나 Crss(게이트-드레인 간 커패시턴스)는 게이트에 0 V 인가 시에는 CDT MOSFET 대비 32.54 % 줄었고 7 V 인가 시에는 65.5 % 감소하였다. 결과적으로 스위칭 시간 및 손실은 각각 45 %, 32.6 % 줄어 스위칭 특성이 크게 개선되었다.

• 한국정보전자통신기술학회논문지
• /
• 제16권4호
• /
• pp.180-186
• /
• 2023

본 논문은 4세대 VNAND 공정으로 만들어진 고전압 SiO2 절연층 nMOSFET의 n⁺ 및 p⁺ poly-Si 게이트에서의 positive bias temperature instability(PBTI) 열화에 대해 비교하고 각각의 메커니즘에 대해 분석한다. 게이트 전극 물질의 차이로 인한 절연층의 전계 차이 때문에 n⁺/nMOSFET의 열화가 p⁺/nMOSFET의 열화보다 더 클 것이라는 예상과 다르게 오히려 p⁺/nMOSFET의 열화가 더 크게 측정되었다. 원인을 분석하기 위해 각각의 경우에 대해 interface state와 oxide charge를 각각 추출하였고, 캐리어 분리 기법으로 전하의 주입과 포획 메커니즘을 분석하였다. 그 결과, p⁺ poly-Si 게이트에 의한 정공 주입 및 포획이 p⁺/nMOSFET의 열화를 가속시킴을 확인하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
• /
• pp.95-95
• /
• 2008

본 연구에서는 SiGe p-MOSFET을 제작하여 I-V 특성과 게이트 길이, $V_D$, $V_G$의 변화에 따른 저주파 노이즈특성을 측정하였다. Si 기판위에 성장한 $Si_{0.88}Ge_{0.12}$으로 제작된 SiGe p-MOSFET의 채널은 게이트 산화막과 20nm 정도의 Si Spacer 층으로 분리되어 있다. 게이트 산화막은 열산화에 의해 70$\AA$으로 성장되었고, 게이트 폭은 $25{\mu}m$, 게이트와 소스/드레인 사이의 거리는 2.5때로 제작되었다. 제작된 SiGe p-MOSFET은 빠른 동작 특성, 선형성, 저주파 노이즈 특성이 우수하였다. 제작된 SiGe p-MOSFET의 ESD 에 대한 소자의 신뢰성과 내성을 연구하기 위하여 SiGe P-MOSFET에 ESD를 lkV에서 8kV까지 lkV 간격으로 가한 후, SiGe P-MOSFET의 I-V 특성과 게이트 길이, $V_D$, $V_G$의 변화에 따른 저주파 노이즈특성 변화를 분석 비교하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2010년도 하계학술대회 논문집
• /
• pp.199-199
• /
• 2010

A back-gated MOSFET on silicon-on-insulator (SOI) substrate for pH sensor was investigated. We used concentrations of pH solution from 6 to 9. The fabricated back-gated MOSFET has current difference and threshold voltage shift by pH concentrations. Therefore, It can be used to simplification of conventional pH sensor.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2016년도 춘계학술대회
• /
• pp.775-777
• /
• 2016

본 연구에서는 반도체 집적회로에 사용되는 단위소자인 nMOSFET, pMOSFET, NPN 트랜지스터를 0.18um 반도체공정으로 제작하고 펄스방사선 영향 분석을 수행하였다. 펄스방사선 조사시험 결과 nMOSFET의 경우 $2.07{\times}10^8rad(si)/s$ 이상의 선량에서 수십 nA의 광전류가 발생되었으며, pMOSFET의 경우 $3{\times}10^8rad(si)/s$ 이상의 선량에서도 광전류가 발생되지 않는 결과를 확인하였다. NPN 트랜지스터의 경우 MOSFET과는 다르게 광전류가 약 1uA 발생되었다. 따라서 내방사선 IC 설계시 BJT 보다는 MOSFET을 시용하여야 한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 춘계종합학술대회
• /
• pp.682-684
• /
• 2003

본 논문에서는 p형 SiGe pMOSFET를 디자인하고 온도에 따른 전기적 특성들을 분석하였다. 채널 길이는 0.9$\mu\textrm{m}$로 하였으며, 온도는 300K와 77K일 때의 특성을 조사하였다. 게이트 전압이 -1.5V로 인가되었을 때, 실온에서는 -0.97V의 문턱전압 값을 얻었으나 77K에서는 -1.15V의 문턱전압 값을 얻었다. 이것은 실온에서의 Si pMOSFET가 갖는 문턱전압 값(-1.36V)보다 동작특성이 우수함을 알 수 있었다.

• 한국정보통신학회논문지
• /
• 제7권3호
• /
• pp.474-477
• /
• 2003

본 논문에서는 p형 SiGe pMOSFET를 디자인하고 온도에 따른 전기적 특성들을 분석하였다. 채널길이는 0.9$\mu\textrm{m}$로 하였으며, 온도는 300K와 77K일 때의 특성을 조사하였다. 게이트 전압이 -1.5V로 인가되었을 때, 실온에서는 -0.97V의 문턱전압 값을 얻었으나 77K에서는 -1.15V의 문턱전압 값을 얻었다. 이것은 실온에서의 Si pMOSFET가 갖는 문턱전압 값(-1.36V)보다 동작특성이 우수함을 알 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 추계종합학술대회
• /
• pp.773-776
• /
• 2003

본 논문에서는 p형 SiGe pMOSFET를 디자인하고 온도에 따른 전기적 특성들을 분석하였다. 채널 길이는 0.9$\mu\textrm{m}$로 하였으며, 온도는 300K와 77K일 때의 특성을 조사하였다. 게이트 전압이 -1.5V로 인가되었을 때, 실온에서는 -0.97V의 문턱전압 값을 얻었으나 77K에서는 -1.15V의 문턱전압 값을 얻었다. 이것은 실온에서의 Si pMOSFET가 갖는 문턱전압 값(-1.36V)보다 동작특성이 우수함을 알 수 있었다.

• 센서학회지
• /
• 제8권2호
• /
• pp.95-101
• /
• 1999

반도체 센서(p-MOSFET)가 이온화 방사선에 노출되면 산화층내에 전자-정공이 생성되고, 이들 중에서 이동도가 낮은 정공은 이동중 산화층내에 트랩(trap)되어 센서의 출력 특성을 변화시킨다. 본 논문에서는 p-MOSFET를 방사선 누적선량 모니터링 센서로 활용하기 위해 국산 및 일산의 상용 p-MOSFET를 Co-60 $\gamma$선원을 갖춘 고준위 조사시설에서 조사한 후 출력특성의 변화를 분석하였다. 방사선 조사실험 결과 p-MOSFET는 조사된 누적 방사선량에 비례하여 문턱전압(threshold voltage, $V_T$)이 변화됨과 이 변화에는 선형적 특성을 지님을 알 수 있었다. 본 논문의 결과를 통하여 저가의 상용 p-MOSFET를 이용한 우수한 성능의 방사선 누적선량 모니터링 센서를 개발할 수 있음을 확인하였다.