• 한국광학회:학술대회논문집
• /
• 한국광학회 1989년도 제4회 파동 및 레이저 학술발표회 4th Conference on Waves and lasers 논문집 - 한국광학회
• /
• pp.180-184
• /
• 1989

Overviews of vertical and horizontal GaAs/AlGaAs OEIC are shown. Researching double Zn diffusion process, we obtain Xj=At1/2-Bd1, where A=2.5${\mu}{\textrm}{m}$/[hr]1/2, B=0.625, of which process is recommended for exact diffusion interface area control of GaAs/AlGaAs. It is proved to be 100A/100A AlAs/GaAs using MOCVD by measurement of photo-luminescence which shows a luminescence peak corresponding to the 798.4nm wavelength calculated values of 38meV ground state above GaAs conduction band.

• 대한전자공학회논문지TC
• /
• 제40권4호
• /
• pp.10-21
• /
• 2003

최근의 광 가입자 정합모듈은 매우 빠른 속도로 출현되는 다양한 서비스를 쉽고, 효율적으로 수용하기 위해 고성능의 상용 네트워크 프로세서 칩을 대부분 사용하고 있다. 지금까지 많은 밴더들이 2.5Gbps급 네트워크 프로세서를 상용화하였지만, IBM NP4GS3만 2.SGbps 이상의 우수한 패킷 처리성능을 지원한다. 그러나 IBM NP4GS3는 스위치 인터페이스로 고속 DASL(Data-Aligned Synchronous Link) 인터페이스를 사용하기 때문에, NP Forum에 의해 표준화된 CSIX-Ll인터페이스를 사용하는 스위치 패브릭과는 정합할 수가 없다. 이에 따라 본 논문에서는 IBM NP4GS3를 이용한 광 가입자 정합모듈이 표준화된 스위치 패브릭과 효율적으로 정합할 수 있도록 IBM 상용 UDASL칩과 UTOPIA-L3와 CSIX-Ll인터페이스를 상호 변환하는 FPGA를 이용한 연동 구조 및 패킷 제어방법에 대해 고찰해본다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제4권3호
• /
• pp.189-195
• /
• 2004

A 10 Gb/s limiting amplifier IC with the emitter area of $1.5{\times}10{\mu}m^2$ for optical transmission system was designed and fabricated with a AIGaAs/GaAs HBTs technology. In this stud)', we evaluated fine pitch bump using WL-CSP (Wafer Level-Chip Scale Packaging) instead of conventional wire bonding for interconnection. For this we developed WL-CSP process and formed fine pitch solder bump with the $40{\mu}m$ diameter and $100{\mu}m$ pitch on bonding pad. To study the effect of WL-CSP, electrical performance was measured and analyzed in wafer and package module using WL-CSP. In a package module, clear and wide eye diagram openings were observed and the riselfall times were about 100ps, and the output" oltage swing was limited to $600mV_{p-p}$ with input voltage ranging from 50 to 500m V. The Small signal gains in wafer and package module were 15.56dB and 14.99dB respectively. It was found that the difference of small signal gain in wafer and package module was less then 0.57dB up to 10GHz and the characteristics of return loss was improved by 5dB in package module. This is due to the short interconnection length by WL-CSP. So, WL-CSP process can be used for millimeter wave GaAs MMIC with the fine pitch pad.

• 전자공학회논문지D
• /
• 제36D권7호
• /
• pp.56-65
• /
• 1999

본 논문에서는 광 상호연결에 응용되기 위한 소자로서, $5{\times}5$ 스폿을 제어하기 위한 이진위상의 화소형 회절격자의 설계에 유전 연산자로서 복제, 교배, 돌연변이 연산자만을 이용한 aGA를 적용하여 그 특성을 분석하였다. 신뢰성 있고, 효율적인 기법으로 증명되고 있는 GA를 적용하기 위하여, 염색체의 크기는 $32{\times}32$로하고, 이진 스트링으로 부호화하였다. 또한 확률적 샘플링 에러를 감소시키기 위하여 순위 기법을 적용하여 복제하였고, 블록의 크기를 $16{\times}16$으로 하여, 단일점 교배법으로 격자를 설계하여 재생된 스폿을 얻은 결과, 돌연변이 확률은 0.001, 교배 확률을 0.75, 개체군의 크기를 300으로 할때, 정량적으로 74.7[%]의 높은 회절효율과 $1.73{\times}10^{-1}$의 안정된 균일 분포를 갖는 최적 값을 얻을 수 있었다.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2000년도 2nd Korea-Japan Advanceed Semiconductor Packaging Technology Seminar
• /
• pp.39-45
• /
• 2000

A small camera module fabricated by including bare chip bonding methods is utilized to realize advanced mobile devices. One of the driving forces is the TOG (Tape On Glass) bonding method which reduces the packaging size of the image sensor clip. The TOG module is a new thinner and smaller image sensor module, using flip chip interconnection method with the ACP (Anisotropic Conductive Paste). The TOG production process was established by determining the optimum bonding conditions for both optical glass bonding and image sensor clip bonding lo the flexible PCB. The bonding conditions, including sufficient bonding margins, were studied. Another bonding method is the flip chip bonding method for DSP (Digital Signal Processor) chip. A new AC\ulcorner was developed to enable the short resin curing time of 10 sec. The bonding mechanism of the resin curing method was evaluated using FEM analysis. By using these flip chip bonding techniques, small camera module was realized.

• 한국통신학회논문지
• /
• 제17권12호
• /
• pp.1353-1361
• /
• 1992

가볍고 박막이며 자유공간 상호연결이 가능한 홀로그래피 광학소자 (HOE)를 제작하였다. 특히 광연결 및 다중영상처리를 위해서는 고효율이어야 하며 같은 파워의 스폿빔이 형성되어야 한다. 2차원 2진 위상구조를 갖는 위상격자를 찾기위해 modified Newton방식을 기초로 컴퓨터 시뮬레이션하여 비선형 방정식의 해를 구하였다. 플로터를 이용하여 원화를 그린다음 축소하여 마이크로 필름에 정보를 옮겼다. 마이크로 필름과 은염 홀로그램 필름을 접촉복사시켜 위상형 회절격자를 만들어 $5{\times}5$ 다중 스폿빔을 형성시켰다. 중앙 0차 빔을 제외하고는 균일한 세기를 가졌으며 표백처리된 홀로그래피 광학소자는 고효율을 얻을 수 있었다.

• 한국진공학회지
• /
• 제15권1호
• /
• pp.89-96
• /
• 2006

최근 미세전자 소자에서 초고집적, 적층구조 추세는 선폭이 $0.25{\mu}m$ 이하까지 소형화되고 있는 실정이다. 이러한 미세화는 박막배선에서 높은 전류밀도를 초래하게 된다. 높은 전류밀도 하에서는 엘렉트로마이그레이션에 의한 결함발생이 미세전자 소자에서의 치명적인 문제점의 하나로 대두되고 있다. 본 연구는 Ag, Cu, Au, 그리고 Al 박막 등에서 엘렉트로마이그레이션 특성을 조사함으로써 박막배선 재료를 개선하기 위한 것이다. 고전기전도도를 갖고 있는 Ag, Cu, Au, 그리고 Al 박막배선에서 엘렉트로마이그레이션에 대한 저항 특성을 결함발생 시간 분석으로부터 활성화 에너지를 측정함으로써 조사하였다. 광학현미경 그리고 XPS 분석이 박막에서의 결함분석에 사용되었다. Cu 박막이 엘렉트로마이그레이션에 대해 상대적으로 높은 활성화 에너지를 보였다. 따라서 Cu 박막이 높은 전류빌도 하에서 엘렉트로마이그레이션에 대한 높은 저항성이 요구되는 차세대 미세전자 소자에서 적합한 박막배선 재료로서의 가능성을 갖는 것으로 판단된다. 보호막 처리된 Al 박막은 평균수명 증가, 엘렉트로마이그레이션에 대한 저항 특성 향상을 나타내며 이는 보호막 층과 박막배선 재료 계면에서의 유전 보호막 효과에 기인하는 것으로 사료된다.

• 한국융합학회논문지
• /
• 제8권8호
• /
• pp.9-15
• /
• 2017

반도체 집적 기술의 발전으로 중앙처리장치 및 저장장치가 소형화되고 성능이 빠르게 발전되면서 고성능 컴퓨팅(High Performance Computing) 분야에서 인터커넥션 네트워크가 전체 시스템의 성능을 결정하는데 더욱 중요한 요소가 되고 있다. 본 논문에서는 고성능컴퓨팅 분야에서 사용되는 인터커넥션 네트워크 기술 동향을 분석하였다. 2017년 6월 기준 슈퍼컴퓨터 Top 500에서 가장 많이 사용하고 있는 인터커텍트는 인피니밴드이다. 최근 이더넷은 40/100Gbps 기가비트 이더넷 기술의 등장으로 인피니밴드 다음으로 높은 점유율을 보이고 있다. 지연(latency) 성능이 인피니밴드에 비해 떨어지는 기가비트 이더넷은 비용 대비 효율을 중시하는 중형급 데이터 센터에서 선호하고 있다. 또한 고성능을 요구하는 최상위 HPC 시스템들은 기존의 이더넷, 인피니밴드 기술에서 벗어나, 자체적인 인터커넥트 네트워크를 도입하여 시스템의 성능을 극대화 하는 노력을 하고 있다. 향후 고성능 인터커넥트 분야는 전기 신호기반 데이터 통신에서 한 단계 도약하여, 빛으로 데이터를 주고받는 실리콘 반도체 기반 광송수신 기술이 활용될 것으로 예상된다.

• 전자공학회논문지
• /
• 제50권7호
• /
• pp.131-139
• /
• 2013

기존 전기적 상호 연결을 사용한 네트워크-온-칩(Network-on-Chip, NoC)의 전력 및 성능 한계를 보완하고자 광학적 상호연결을 이용하는 하이브리드 광학 네트워크-온-칩(HONoC)이 등장하였다. 하지만 HONoC에서는 광학적 소자 특성으로 인해 서킷 스위칭을 사용함으로써 경로 충돌이 빈번하게 발생하며 이로 인해 지연 시간 불균형의 문제가 심화되어 전체적인 시스템 성능에 악영향을 미치게 된다. 본 논문에서는 경로 충돌을 최소화 시켜 지연 시간을 최적화 할 수 있는 새로운 태스크 매핑 알고리즘을 제안하였다. HONoC 환경에서 태스크를 각 Processing Element (PE)에 할당하고 경로 충돌을 최소화하며, 부득이한 경로 충돌의 경우 워스트 케이스 (worst case) 지연 시간을 최소화 할 수 있도록 하였다. 모의실험 결과를 통해 무작위 매핑 방식, 대역폭 제한 매핑 방식과 비교하여, 제안된 알고리즘이 $4{\times}4$ 메시 토폴로지에서는 평균 43%, $8{\times}8$ 메시 토폴로지에서는 평균 61%의 지연 시간 단축 효과가 있음을 확인할 수 있었다.

• 전자공학회논문지
• /
• 제51권11호
• /
• pp.83-93
• /
• 2014

최근 수년간 전기적 상호 연결 (electrical interconnect, EI) 기반 네트워크-온-칩 (Network-on-Chip, NoC) 에 대한 연구가 활발히 진행되고 있는 가운데, 궁극적으로 금속 배선은 대역폭, 응답 시간(latency), 전력 소모 등에서 물리적 한계에 직면할 것으로 예상된다. 실리콘 포토닉스(silicon photonics) 기술 발전으로 광학적 상호 연결(optical interconnect, OI)을 결합한 하이브리드 광학 네트워크-온-칩(Hybrid Optical NoC, HONoC)이 이러한 문제를 극복하기 위한 유망한 해결책으로 부각되고 있다. 한편 시스템-온-칩(System-on-Chip, SoC)은 높은 에너지 효율을 위하여 이기종 멀티 코어(Heterogeneous multi-core)로 구성되고 있어서 정형화된 토폴로지 기반 NoC 아키텍처의 확장이 필요하다. 본 논문에서는 타깃 애플리케이션 트래픽 특성을 고려한 에너지 및 응답 시간 최적화 하이브리드 광학 네트워크-온-칩의 토폴로지 설계 기법을 제안한다. 유전자 알고리즘을 이용하여 구현하였고, 실험 결과 평균 전력손실은 13.84%, 평균 응답 시간은 28.14% 각각 감소하였다.