• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.189-189
• /
• 2010

최근 연구와 생산에 가속이 붙기 시작한 AMOLED는 모두 LTPS TFT를 사용하고 있다. LTPS TFT는 높은 전자 이동도를 가지고 있기 때문에 현재 각광 받는 AMOLED에 잘 맞는다. 하지만 LTPS TFT는 균일성이 낮고 고비용이라는 문제점이 있으며, 현재 대면적 기술이 부족한 상태이다. 극복방안으로 AMOLED를 타겟으로 하는 Oxide TFT와 a-Si TFT의 기술이 발전되고 있다. Oxide TFT는 AMOLED backplane으로 사용될 수 있는 강력한 후보 중의 하나이다. Oxide TFT는 단결정 산화물과 다결정 복합 산화물 두 가지 범주를 가지고 있다. 본 연구에서는 다결정 Oxide TFT의 하나인 ZTO TFT를 연구함으로서 Engineer의 근본적 이슈인 저비용에 초점을 맞추어 소자특성을 확인해보도록 한다. n-type wafer 에 PE-CVD 장비를 이용하여 SiNx를 120 nm 증착하고, channel layer인 ZTO 용액을 spin-coating을 이용하여 형성하였다. 균일하게 형성된 ZTO의 결정을 위하여 $500^{\circ}C$에서 1시간 동안 공기 중에서 annealing을 하였다. 과정을 거친 ZTO는 약 30 nm 두께로 형성되었다. Thermal evaporator를 이용하여 Source, Drain의 전극을 형성 하고, wafer 뒷면에는 Silver paste를 이용하여 Gate를 형성하였다. 제작된 소자를 dark room temperature 에서 측정 하였다. 측정된 소자는 우수한 전기적 특성과 0.96 cm2/Vs 인 이동도를 얻어냈다. 이러한 소자의 안정성에 따른 전기적 특성을 관측하기 위하여 상온에서 $100^{\circ}C$ 까지의 온도 스트레스를 주었다. Stress에 따른 소자는 상온에서 시작하여 온도가 올라갈수록 이동도가 낮아지고, 문턱전압 증가와 SS이 커짐을 알 수 있었다. 캐리어의 운동 매커니즘에서 온도가 올라가면 격자진동의 영향을 크게 받음으로서 캐리어의 이동도가 낮아져 전기적 특성이 낮아지는 점이 본 연구에도 적용됨을 알 수 있었다. 본 연구를 통하여 화학적 안정성을 지닌 소자라는 점과 더불어 여타 TFT공정에 비하여 현저히 낮은 공정비용을 통하여 AMOLED가 요구하는 수준의 특성에 가까운 소자를 제작할 수 있다는 것을 확인하였으며 앞으로의 추가적인 연구에 따라서 더욱 완성된 공정기술을 기대할 수 있었다.

• 한국컴퓨터산업학회논문지
• /
• 제6권5호
• /
• pp.757-766
• /
• 2005

There have been great demands for higher density SRAM in all area of SRAM applications, such as mobile, network, cache, and embedded applications. Therefore, aggressive shrinkage of 6T Full CMOS SRAM had been continued as the technology advances, However, conventional 6T Full CMOS SRAM has a basic limitation in the cell size because it needs 6 transistors on a silicon substrate compared to 1 transistor in a DRAM cell. The typical cell area of 6T Full CMOS SRAM is $70{\sim}90F^{2}$, which is too large compared to $8{\sim}9F^{2}$ of DRAM cell. With 80nm design rule using 193nm ArF lithography, the maximum density is 72M bits at the most. Therefore, pseudo SRAM or 1T SRAM, whose memory cell is the same as DRAM cell, is being adopted for the solution of the high density SRAM applications more than 64M bits. However, the refresh time limits not only the maximum operation temperature but also nearly all critical electrical characteristics of the products such as stand_by current and random access time. In order to overcome both the size penalty of the conventional 6T Full CMOS SRAM cell and the poor characteristics of the TFT load cell, we have developed $S^{3}$ cell. The Load pMOS and the Pass nMOS on ILD have nearly single crystal silicon channel according to the TEM and electron diffraction pattern analysis. In this study, we present $S^{3}$ SRAM cell technology with 100nm design rule in further detail, including the process integration and the basic characteristics of stacked single crystal silicon TFT.

• 한국전기전자재료학회논문지
• /
• 제19권4호
• /
• pp.314-321
• /
• 2006

There have been great demands for higher density SRAM in all area of SRAM applications, such as mobile, network, cache, and embedded applications. Therefore, aggressive shrinkage of 6 T Full CMOS SRAM had been continued as the technology advances. However, conventional 6 T Full CMOS SRAM has a basic limitation in the cell size because it needs 6 transistors on a silicon substrate compared to 1 transistor in a DRAM cell. The typical cell area of 6 T Full CMOS SRAM is $70{\sim}90\;F^2$, which is too large compared to $8{\sim}9\;F^2$ of DRAM cell. With 80 nm design rule using 193 nm ArF lithography, the maximum density is 72 Mbits at the most. Therefore, pseudo SRAM or 1 T SRAM, whose memory cell is the same as DRAM cell, is being adopted for the solution of the high density SRAM applications more than 64 M bits. However, the refresh time limits not only the maximum operation temperature but also nearly all critical electrical characteristics of the products such as stand_by current and random access time. In order to overcome both the size penalty of the conventional 6 T Full CMOS SRAM cell and the poor characteristics of the TFT load cell, we have developed S3 cell. The Load pMOS and the Pass nMOS on ILD have nearly single crystal silicon channel according to the TEM and electron diffraction pattern analysis. In this study, we present $S^3$ SRAM cell technology with 100 nm design rule in further detail, including the process integration and the basic characteristics of stacked single crystal silicon TFT.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 추계종합학술대회
• /
• pp.537-541
• /
• 2003

강유전체(SrTiO$_3$) 박막을 게이트 절연층으로 하여 수소화 된 비정질 실리콘 박막 트랜지스터를 유리 기판위에 제조하였다. 강유전체는 기존의 SiO$_2$, SiN 등과 같은 게이트 절연체에 비하여 유전특성이 매우 뛰어나 TFT의 ON 전류를 증가시키고 문턱전압을 낮추며 항복특성을 개선하여 준다. PECVD 에 의하여 증착된 a-Si:H 는 FTIR 측정 결과 2,000 $cm^{-}$1 과 635 $cm^{-}$l 및 876 cm-1 에서 흡수 밴드가 나타났으며, 2,000 $cm^{-1}$ / 과 635 $cm^{-1}$ / 은 SiH$_1$ 의 stretching 과 rocking 모드에 기인 한 것이며 876 $cm^{-1}$ / 의 weak 밴드는 SiH$_2$ vibration 모드에 의한 것이다. a-SiN:H 는 optical bandgap 이 2.61 eV 이고 굴절률은 1.8 - 2.0, 저항률은 $10^{11}$ - $10^{15}$ $\Omega$-cm 정도로 실험 조건에 따라 약간 다르게 나타난다. 강유전체(SrTiO$_3$) 박막의 유전상수는 60 - 100 정도이고 항복전계는 1MV/cm 이상으로 우수한 절연특성을 갖고 있다. 강유전체를 이용한 TFT 의 채널 길이는 8 - 20 $\mu$m, 채널 넓이는 80 - 200 $\mu$m 로서 드레인 전류가 게이트 전압 20V에서 3 $\mu$A 이고 Ion/Ioff 비는 $10^{5}$ - $10^{6}$, Vth 는 4 - 5 volts 이다.

• 전기전자학회논문지
• /
• 제14권2호
• /
• pp.51-57
• /
• 2010

대형 TFT LCD 판넬의 감마보정전압을 구동하기 위한 레일-투-레일 고전압 CMOS 완충 증폭기를 제안하였다. 이 회로는 단일 전압하에서 동작하고 18V 전압원에서 0.5mA 의 전류소비특성을 나타내며 8비트/10비트 고해상도 TFT LCD 판넬의 감마보정 전압 구동을 위하여 설계하였다. 이 회로는 높은 slew rate, 0.5mA의 정적 전류특성을 나타내며 1k$\Omega$의 저항성/용량성 부하구동 능력을 가지고 있다. 또한 넓은 출력 공급범위를 지니며, 5mA의 출력 정전류를 내보낼 경우 50mV미만의 옵셋전압 특성을 가진다. 또한, 용량성 부하 구동시 입력기준 옵셋전압이 2.5mV 미만인 좋은 특성을 나타낸다. 본 논문에서는 넓은 스윙입력범위와 출력 동작 범위을 얻기 위해 전류미러형 n-채널 차동증폭기, p-채널 차동증폭기, AB-급 푸쉬-풀 출력단, 히스테리시스 비교기를 사용한 입력레벨 검출기 등을 사용하였다. 제안된 회로는 고전압 디스플레이 구동 IC에 사용하기 위해 0.18um 18V 고전압 CMOS 공정기술에 의해 제작되었다. 제안된 회로는 8~18V의 공급 전압 범위에서 동작한다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 추계학술대회 논문집
• /
• pp.62-62
• /
• 2009

Electrical properties of SGS-TFT with 5/5 ${\mu}m$ channel width and length which gate insulator is made of 20nm $SiO_2$ and 80nm $SiN_x$ was fabricated and measured at various temperatures. The field-effect mobility was decreased from 86.25 to 80.42 $cm^2/Vs$ and threshold voltage also decreased from -1.5792 to -1.0492 V, when temperature is increased from room temperature to $100^{\circ}C$. Subthreshold swing, also, increased from 0.3212 to 0.4818 V/dec and $I_{on/off}$ ratio decreased from $5.05{\times}10^7$ to $6.93{\times}10^5$.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1999년도 추계학술대회 논문집
• /
• pp.457-460
• /
• 1999

The effects of electrical positive stress on n-channel LDD and offset structured poly-Si TFT\`s have been systematically investigated in order to analyze the transfer curve\`s shift mechanism. It has been found that the LDD and offset regions behave as a series resistance that reduce the electric field near drain. Hot carrier effects are reduced because of these results. After electrical stress transfer curve’s shift and variation of the off-current are dependent upon the offset length rather than offset region’s doping concentration. Variation of the subthreshold slope is dependent upon offset region’s doping concentration as well as offset length.

• 한국전기전자재료학회논문지
• /
• 제22권6호
• /
• pp.462-465
• /
• 2009

Schottky barrier thin film transistors (SB-TFT) on polycrystalline silicon(poly-Si) are fabricated by platinum silicided source/drain for p-type SB-TFT. High quality poly-Si film were obtained by crystallizing the amorphous Si film with excimer laser annealing (ELA) or solid phase crystallization (SPC) method, The fabricated poly-Si SB-TFTs showed low leakage current level and a large on/off current ratio larger than 10), Significant improvement of electrical characteristics were obtained by the additional forming gas annealing in 2% $H_2/N_2$ ambient, which is attributed to the termination of dangling bond at the poly-Si grain boundaries as well as the reduction of interface trap states at gate oxide/poly-Si channel.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.258-258
• /
• 2016

최근 디스플레이 산업의 발전에 따라 고성능 디스플레이가 요구되며, 디스플레이의 백플레인 (backplane) TFT (thin film transistor) 구동속도를 증가시키기 위한 연구가 활발히 진행되고 있다. 트랜지스터의 구동속도를 증가시키기 위해 높은 이동도는 중요한 요소 중 하나이다. 그러나, 기존 백플레인 TFT에 주로 사용된 amorphous silicon (a-Si)은 대면적화가 용이하며 가격이 저렴하지만, 이동도가 낮다는 (< $1cm2/V{\cdot}s$) 단점이 있다. 따라서 전기적 특성이 우수한 산화물 반도체가 기존의 a-Si의 대체 물질로써 각광받고 있다. 산화물 반도체는 비정질 상태임에도 불구하고 a-Si에 비해 이동도 (> $10cm2/V{\cdot}s$)가 높고, 가시광 영역에서 투명하며 저온에서 공정이 가능하다는 장점이 있다. 하지만, 차세대 디스플레이 백플레인에서는 더 높은 이동도 (> $30cm2/V{\cdot}s$)를 가지는 TFT가 요구된다. 따라서, 본 연구에서는 차세대 디스플레이에서 요구되는 높은 이동도를 갖는 TFT를 제작하기 위하여, amorphous In-Ga-Zn-O (a-IGZO) 채널하부에 화학적으로 안정하고 전도성이 뛰어난 SnO2 채널을 얇게 형성하여 TFT를 제작하였다. 표준 RCA 세정을 통하여 p-type Si 기판을 세정한 후, 열산화 공정을 거쳐서 두께 100 nm의 SiO2 게이트 절연막을 형성하였다. 본 연구에서 제안된 적층된 채널을 형성하기 위하여 5 nm 두계의 SnO2 층을 RF 스퍼터를 이용하여 증착하였으며, 순차적으로 a-IGZO 층을 65 nm의 두께로 증착하였다. 그 후, 소스/드레인 영역은 e-beam evaporator를 이용하여 Ti와 Al을 각각 5 nm와 120 nm의 두께로 증착하였다. 후속 열처리는 퍼니스로 N2 분위기에서 $600^{\circ}C$의 온도로 30 분 동안 실시하였다. 제작된 소자에 대하여 TFT의 전달 및 출력 특성을 비교한 결과, SnO2 층을 형성한 TFT에서 더 뛰어난 전달 및 출력 특성을 나타내었으며 이동도는 $8.7cm2/V{\cdot}s$에서 $70cm2/V{\cdot}s$로 크게 향상되는 것을 확인하였다. 결과적으로, 채널층 하부에 SnO2 층을 형성하는 방법은 추후 높은 이동도를 요구하는 디스플레이 백플레인 TFT 제작에 적용이 가능할 것으로 기대된다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 추계학술대회 논문집 전기물성,응용부문
• /
• pp.34-35
• /
• 2006

Transparent ZnO thin film transistor (TFT) is fabricated on the glass substrates. The device consists of a high mobility intrinsic ZnO as a semiconductor active channel, Ga doped ZnO (GZO) as an electrode, $HfO_2$ as a gate insulator. GZO and $HfO_2$ layers are prepared by using a pulsed laser deposition and intrinsic ZnO layers are fabricated by using an rf-magnetron sputtering, respectively. The transparent TFT is highly transparent (> 87 %) and exhibits n-channel, enhancement mode behavior with a field-effect mobility as large as $11.7\;cm^2/Vs$ and a drain current on-to-off ratio of about $10^5$.