• 한국통신학회논문지
• /
• 제28권10C호
• /
• pp.936-941
• /
• 2003

최근에 소개된 density evolution 기법은 sum-product 알고리즘에서 LDPC 부호가 갖는 성능의 한계를 분석하였다[1]. 또한. Iterative decoding 알고리즘에서 전달되는 정보가 Gaussian 확률분포를 갖는 점을 이용하여 기존의 density evolution 기법을 단순화 시킨 연구결과가 소개되었다[2]. 한편. LDPC 부호의 한계 성능을 sum-product가 아닌 min-sum 알고리즘에서 분석한 결과가 최근에 발표되었다[3]. 본 논문에서는 이러한 일련의 연구 결과를 바탕으로 min-sum 알고리즘을 이용하면서 Gaussian 확률 분포 특성을 이용한 density evolution 기법을 소개한다. 제안된 density evolution 기법은 기존의 방법보다 적은 계산으로 정확한 threshold를 구할 수 있으며. 그 결과가 numerical simulation 결과와 잘 일치함을 나타내었다.

• 한국통신학회논문지
• /
• 제31권1C호
• /
• pp.20-25
• /
• 2006

본 논문에서는 Tree-LDPC 코드의 성능을 scaling 인자를 이용한 min-sum 알고리즘을 사용하여 나타내고, 그때의 water fall 영역에서의 접근 성능은 density evolution 기법을 사용하여 나타낸다. Density evolution 기법을 통하여 얻어진 최적의 scaling 인자를 사용하게 되면 min-sum 알고리즘을 사용하는 Tree-LDPC 코드는 sum-product 알고리즘을 사용했을 때와 비슷한 성능을 나타낼 정도로 상당한 성능 이득을 갖게 되는 반면 sum-product 알고리즘을 사용했을 때보다 복호 복잡도가 훨씬 줄어들게 된다. 작은 인터리버 크기를 갖는 Tree-LDPC 복호기를 FPGA(Field Programmable Gate Array)로 구현하였다.

• Journal of Electrical Engineering and Technology
• /
• 제12권3호
• /
• pp.1262-1270
• /
• 2017

Among various decoding algorithms of low-density parity-check (LDPC) codes, the min-sum (MS) algorithm and its modified algorithms are widely adopted because of their computational simplicity compared to the sum-product (SP) algorithm with slight loss of decoding performance. In the MS algorithm, the magnitude of the output message from a check node (CN) processing unit is decided by either the smallest or the next smallest input message which are denoted as min1 and min2, respectively. It has been shown that multiplying a scaling factor to the output of CN message will improve the decoding performance. Further, Zhong et al. have shown that multiplying different scaling factors (called a 2-dimensional scaling) to min1 and min2 much increases the performance of the LDPC decoder. In this paper, the simplified 2-dimensional scaled (S2DS) MS algorithm is proposed. In the proposed algorithm, we figure out a pair of the most efficient scaling factors which multiplications can be replaced with combinations of addition and shift operations. Furthermore, one scaling operation is approximated by the difference between min1 and min2. The simulation results show that S2DS achieves the error correcting performance which is close to or outperforms the SP algorithm regardless of coding rates, and its computational complexity is the lowest comparing to modified versions of MS algorithms.

• 방송공학회논문지
• /
• 제25권1호
• /
• pp.36-47
• /
• 2020

향상된 신뢰-전파 기반 알고리즘인 정규화 최소-합 알고리즘 혹은 오프셋 최소-합 알고리즘은 낮은 연산복잡도와 높은 복호 성능을 보여 LDPC(Low-Density Parity-Check) 부호의 복호에 널리 이용되고 있다. 그러나, 이 알고리즘들은 적절한 정규화 계수와 오프셋 계수가 이용되어야만 높은 복호 성능을 갖는다. 최근 제안된 CMD(Check Node Message Distribution) 차트와 최소자승법을 이용하여 정규화 계수를 찾는 방법은 기존의 계수 도출 방법보다 계산량이 적을 뿐 아니라 각 반복 복호마다 최적의 정규화 계수를 도출할 수 있기 때문에 복호 성능을 높일 수 있다. 본 논문에서는 이 방법을 응용하여 정규화와 오프셋이 조합된 최소-합 알고리즘의 보정 계수 조합의 도출을 위한 알고리즘을 제안하고자 한다. 차세대 방송 통신 표준인 ATSC 3.0용 LDPC 부호의 컴퓨터 모의실험은 제안한 알고리즘을 통해 도출된 보정 계수 조합을 사용하였을 때 타 복호 알고리즘보다 월등히 높은 복호 성능을 가지는 것을 보인다.

• ETRI Journal
• /
• 제36권4호
• /
• pp.591-598
• /
• 2014

This paper proposes a new min-sum algorithm for low-density parity-check decoding. In this paper, we first define the negative and positive effects of the received signal-to-noise ratio (SNR) in the min-sum decoding algorithm. To improve the performance of error correction by considering the negative and positive effects of the received SNR, the proposed algorithm applies adaptive scaling factors not only to extrinsic information but also to a received log-likelihood ratio. We also propose a combined variable and check node architecture to realize the proposed algorithm with low complexity. The simulation results show that the proposed algorithm achieves up to 0.4 dB coding gain with low complexity compared to existing min-sum-based algorithms.

• 한국정보통신학회논문지
• /
• 제16권9호
• /
• pp.1892-1897
• /
• 2012

본 논문은 DVB-S2 기반 고속 LDPC 복호를 하기 위한 효율적인 CNU(Check Node Update) 계산방식에 대해 분석하였다. LDPC의 복호 속도는 CNU 계산 과정에 의존한다. 기존의 CNU 계산방식에서 LUT를 고려한 SP(Sum-Product)방식은 속도가 늦어지는 단점이 있다. 이에 본 논문에서는 SC-NMS(Self-Corrected Normalized Min-Sum) 방식을 제안한다. LUT 연산을 제거한 MS(Min-Sum) 방식에 정규화 계수 '${\alpha}$'를 곱하는 Normalized Min-Sum(NMS) 방식은 MP 방식보다 성능은 약간 감소하지만 critical path를 없애고 클럭 주기를 줄일 수 있어 구현에 있어서 고속화를 위한 효율적인 CNU 계산방식이다. 또한, 복호과정에서 반복 시 이전 반복에서의 엣지 값과 현재 반복에서의 엣지 값을 비교하여 부호가 바뀌면 신뢰성이 없음을 간주하여 현재 엣지에 "0"을 할당하는 SC(Self-Corrected) 방식을 연구하였다. SC-NMS 방식을 적용하여 시뮬레이션 한 결과, SC-NMS 방식은 SP 방식에 비해 0.1dB의 성능열화를 보였지만, 계산의 복잡도와 복호 속도를 고려했을 때, SC-NMS 방식이 최적의 CNU 계산 방식이라는 것을 확인하였다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제15권2호
• /
• pp.485-499
• /
• 2021

Although non-binary low-density parity-check (NB-LDPC) codes have better error-correction capability than that of binary LDPC codes, their decoding complexity is significantly higher. Therefore, it is crucial to reduce the decoding complexity of NB-LDPC while maintaining their error-correction capability to adopt them for various applications. The extended min-sum (EMS) algorithm is widely used for decoding NB-LDPC codes, and it reduces the complexity of check node (CN) operations via message truncation. Herein, we propose a low-cost CN processing method to reduce the complexity of CN operations, which take most of the decoding time. Unlike existing studies on low complexity CN operations, the proposed method employs quick selection algorithm, thereby reducing the hardware complexity and CN operation time. The experimental results show that the proposed selection-based CN operation is more than three times faster and achieves better error-correction performance than the conventional EMS algorithm.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제11권4호
• /
• pp.1987-2001
• /
• 2017

Low-density parity-check (LDPC) codes have attracted a great attention because of their excellent error correction capability with reasonably low decoding complexity. Among decoding algorithms for LDPC codes, the min-sum (MS) algorithm and its modified versions have been widely adopted due to their high efficiency in hardware implementation. In this paper, a self-adaptive MS algorithm using the difference of the first two minima is proposed for faster decoding speed and lower power consumption. Finding the first two minima is an important operation when MS-based LDPC decoders are implemented in hardware, and the found minima are often compressed using the difference of the two values to reduce interconnection complexity and memory usage. It is found that, when these difference values are bounded, decoding is not successfully terminated. Thus, the proposed method dynamically decides whether the termination-checking step will be carried out based on the difference in the two found minima. The simulation results show that the decoding speed is improved by 7%, and the power consumption is reduced by 16.34% by skipping unnecessary steps in the unsuccessful iteration without any loss in error correction performance. In addition, the synthesis results show that the hardware overhead for the proposed method is negligible.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 추계학술대회
• /
• pp.229-232
• /
• 2012

본 논문에서는 Improved Normalized Min-Sum(INMS) 복호 알고리듬을 적용한 LDPC 복호기의 복호성능 및 복호 수렴속도를 고정소수점 Matlab 모델링과 시뮬레이션을 통해 분석한 후, Verilog-HDL로 하드웨어를 설계하였다. 설계된 LDPC 복호기는 IEEE 802.16e 모바일 WiMAX 표준의 19가지 블록길이(576~2304)에 따른 6가지 부호율(1/2, 2/3A, 2/3B, 3/4A, 3/4B, 5/6)을 지원한다. 하드웨어 복잡도를 고려하여 layered 복호방식의 블록-시리얼(부분병렬) 구조로 설계하였으며, SM(sign-magnitude) 수체계 연산을 기반으로 하는 DFU(Decoding Function Unit)를 적용하여 면적을 최소화하였다. 기존의 DFU에 적용된 min-sum 복호 알고리듬 보다 복호성능이 좋은 INMS 복호 알고리듬을 적용함으로써 LLR 비트 수를 1-비트 감소시켜 하드웨어를 최적화시켰다.

• 대한전자공학회논문지TC
• /
• 제45권2호
• /
• pp.37-43
• /
• 2008

LDPC 복호기의 성능과 하드웨어 복잡도는 양자화 과정의 설계 변수인 클리핑 임계치(clipping threshold) $c_{th}$와 양자화 비트 수 q, 그리고 복호과정의 최대 반복 횟수에 의존한다. 본 논문에서는 이상적인 Min-Sum 알고리즘과 양자화된 Min-Sum 알고리즘을 비교하기 위해서 시뮬레이션을 통해 클리핑 임계치 $c_{th}$와 양자화 비트 수 q에 따른 LDPC 부호의 비트 오율 성능을 평가하였다. 시뮬레이션 결과 클리핑 임계치 $c_{th}=2.5$, 양자화 비트 수 q=6일 경우에 이상적인 Min-Sum 알고리즘에 가장 근접한 비트 오율이 나타남을 확인할 수 있었다. 또한 반복 횟수의 통계적 분석을 통한 반복 횟수의 확률 밀도 함수를 이용하여 q와 반복 횟수에 따른 복호 복잡도를 계산하고, 부호어 에러율(word error rate; WER) 성능을 추정하였다. 이상의 결과는 LDPC 복호기 설계에서 부호의 성능과 복호 복잡도 사이의 절충을 위해 사용될 수 있다.