• 한국재료학회지
• /
• 제19권9호
• /
• pp.462-467
• /
• 2009

The Charge Trap Flash (CTF) memory device is a replacement candidate for the NAND Flash device. In this study, Pt/$Al_2O_3/La_2O_3/SiO_2$/Si multilayer structures with lanthanum oxide charge trap layers were fabricated for nonvolatile memory device applications. Aluminum oxide films were used as blocking oxides for low power consumption in program/erase operations and reduced charge transports through blocking oxide layers. The thicknesses of $SiO_2$ were from 30 $\AA$ to 50 $\AA$. From the C-V measurement, the largest memory window of 1.3V was obtained in the 40 $\AA$ tunnel oxide specimen, and the 50 $\AA$ tunnel oxide specimen showed the smallest memory window. In the cycling test for reliability, the 30 $\AA$ tunnel oxide sample showed an abrupt memory window reduction due to a high electric field of 9$\sim$10MV/cm through the tunnel oxide while the other samples showed less than a 10% loss of memory window for $10^4$ cycles of program/erase operation. The I-V measurement data of the capacitor structures indicated leakage current values in the order of $10^{-4}A/cm^2$ at 1V. These values are small enough to be used in nonvolatile memory devices, and the sample with tunnel oxide formed at $850^{\circ}C$ showed superior memory characteristics compared to the sample with $750^{\circ}C$ tunnel oxide due to higher concentration of trap sites at the interface region originating from the rough interface.

• 한국산학기술학회논문지
• /
• 제4권3호
• /
• pp.177-182
• /
• 2003

Flash memory는 device 특성상 peripheral circuit을 구성하는 transistor의 종류가 다양하고, 이에 따른 각 transistor의 동작 전압 영역이 넓다. 이에 따라 설계 초기의 전기적 특성 사양 결정을 위해서는, 실리콘상에서 소자의 scale down에 따른 전기적 특성을 선 검증하는 과정이 필수적이었으며, 이로 인해 설계 및 소자 개발의 기간을 단축하기 어려웠다. 본 연구에서는 TCAD tool을 사용하여 실리콘상에서의 제작 공정을 거치지 않고, 효과적으로 model parameter를 생성할 수 있도록 하는 방법을 제안하여 전기적 특성 사양 결정과 설계 단계의 시간 지연을 감소할 수 있도록 한다. 또한 성공적 TCAD tool적용을 위해 필요한 process/device simulator의 calibration methodology와 이를 flash 메모리 소자에 대해 적용 검증한 결과를 분석한다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권6호
• /
• pp.658-663
• /
• 2015

In the previous work, we have proposed an integrate-and-fire neuron circuit and synaptic device based on the floating body MOSFET [1-3]. Integrate-and-Fire(I&F) neuron circuit emulates the biological neuron characteristics such as integration, threshold triggering, output generation, refractory period using floating body MOSFET. The synaptic device has short-term and long-term memory in a single silicon device. In this paper, we connect the neuron circuit and the synaptic device using current mirror circuit for summation of post synaptic pulses. We emulate spike-timing-dependent-plasticity (STDP) characteristics of the synapse using feedback voltage without controller or clock. Using memory device in the logic circuit, we can emulate biological synapse and neuron with a small number of devices.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.289.1-289.1
• /
• 2014

In this study, we made a organic thin film device in MIS(Metal-Insulator-Semiconductor) structure by using PVP (Poly vinyl phenol) as a insulating layer, and CdSe/ZnS nano particles which have a core/shell structure inside. We dissolved PVP and PMF in PGMEA, organic solvent, then formed a thin film through a spin coating. After that, it was cross-linked by annealing for 1 hour in a vacuum oven at $185^{\circ}C$. We operated FTIR measurement to check this, and discovered the amount of absorption reduced in the wave-length region near 3400 cm-1, so could observe decrease of -OH. Boonton7200 was used to measure a C-V relationship to confirm a properties of the nano particles, and as a result, the width of the memory window increased when device including nano particles. Additionally, we used HP4145B in order to make sure the electrical characteristics of the organic thin film device and analyzed a conduction mechanism of the device by measuring I-V relationship. When the voltage was low, FNT occurred chiefly, but as the voltage increased, Schottky Emission occurred mainly. We synthesized CdSe/ZnS and to confirm this, took a picture of Si substrate including nano particles with SEM. Spherical quantum dots were properly made. Due to this study, we realized there is high possibility of application of next generation memory device using organic thin film device and nano particles, and we expect more researches about this issue would be done.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.368.1-368.1
• /
• 2014

We proposed amorphous GeSe-based ReRAM device of metal-insulator-metal (M-I-M) structure. The operation characteristics of memory device occured unipolar switching characteristics. By introducing the concepts of valance-alternation-pairs (VAPs) and chalcogen vacancies, the unipolar resistive switching operation had been explained. In addition, the current transport behavior were analyzed with space charge effect of VAPs, Schottky emission in metal/GeSe interface and P-F emission by GeSe bulk trap in mind. The GeSe ReRAM device of M-I-M structure indicated the stable memory switching characteristics. Furthermore, excellent stability, endurance and retention characteristics were also verified.

• 전자공학회논문지
• /
• 제51권8호
• /
• pp.172-177
• /
• 2014

두 가지 $N_2$ 프로세스(성장 중 반응성 질소 그리고 질소 플라즈마 경화)에 의해 특별히 개선된 AsGeTeS 위에 만들어진 문턱 스위칭 소자를 제시하고자 한다. 적층과 열적 안정적인 소자 구조가 가능한 두 스텝 프로세스에서의 질소의 사용은 나노급 배열 회로의 응용에서의 스위치와 메모리 소자의 집적을 가능하게 한다. 이것의 좋은 문턱 스위칭 특성에도 불구하고 AsTeGeSi 기반의 스위치는 높은 온도에서의 신뢰성 있는 저항 메모리 적용에 중요한 요소를 가진다. 이것은 보통 Te의 농도 변화에 기인한다. 그러나 chalconitride 스위치(AsTeGeSiN)은 $30{\times}30(nm^2)$ 셀에서 $1.1{\times}10^7A/cm^2$가 넘는 높은 전류 농도를 갖는 높은 온도 안정성을 보여준다. 스위치의 반복 능력은 $10^8$번을 넘어선다. 더하여 AsTeGeSiN 선택 소자를 가진 TaOx 저항성 메모리를 사용한 1 스위치-1저항으로 구성된 메모리 셀을 시연하였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제30권5_6호
• /
• pp.232-238
• /
• 2003

기존 운영체제들은 물리적 메모리보다 더 많은 양의 메모리를 사용자에게 제공하기 위하여 가상 메모리 페이징 시스템을 사용한다. 가상 메모리 페이징 시스템에서는 물리적 메모리가 부족해지면 교체되는 메모리 내용을 저장시킬 수 있는 스왑 장치를 필요로 하는데, 기존 운영 체제들에서는 디스크를 스왑 장치로 사용한다. 디스크는 물리적 메모리에 비해 접근 속도가 매우 느리기 때문에 스왑핑이 일어나면 물리적 메모리의 접근 시간에 비해 많은 시간을 기다려야 한다. 여러 대의 PC를 빠른 네트웍으로 묶는 클러스터 환경에서는 디스크의 접근 시간보다 네트웍을 통하여 다른 워크스테이션의 메모리에 접근하는 시간이 더 빠르기 때문에 사용 가능한 다른 워크스테이션의 메모리를 디스크 대신 빠른 장치로 사용하고자 하는 네트웍 램이 제시되었다. 본 논문에서는 Linux 운영 체제에서 스왑 장치 관리자로 네트웍 램을 설계, 구현하여 디스크를 스왑 장치로 사용하는 시스템보다 네트웍 램을 스왑 장치로 사용하는 시스템이 프로그램 수행 속도에 있어 평균 40.3%의 성능 향상이 있었다. 그리고 기존 RAID 시스템에서 사용하던 안정성 제공 방법과 다른 프로세서의 성능을 효율적으로 이용하는 새로운 안정성 제공방법을 제시하였고 평가 결과 본 논문에서 제시한 새로운 안정성 제공 방법인 압축을 이용한 복사본을 두는 방법은 적은 서버 메모리와 메시지를 사용하여 유사한 성능을 나타낸다.

• 한국진공학회지
• /
• 제21권6호
• /
• pp.354-361
• /
• 2012

유기 메모리 절연막 제작을 위해 일반적으로 사용되어지는 습식법이 아닌 건식법 중 플라즈마 중합법을 이용하였다. 유기 절연 박막으로 사용된 단량체는 Styrene과 MMA을 사용하고, 터널링 박막은 MMA를 사용하며, 메모리 박막은 열기상증착법을 이용한 Au 박막을 사용하였다. 최적화된 소자의 구조는 Au의 메모리층의 두께를 7 nm, Styrene 게이트 절연막의 두께를 400 nm, MMA 터널링 박막의 두께를 30 nm로 증착하여 제작된 부동 게이트형 유기 메모리 소자는 40/-40 V의 double sweep시 27 V의 히스테리시스 전압을 얻을 수 있었다. 이 특성을 기준하여 유기 메모리의 전하 포집 특성을 얻을 수 있었다. 유기 재료 중 MMA 대비 Styrene의 전하 포집 특성이 좋은 것으로 보아 향후 부동 게이트인 Au 박막을 유기 재료인 Styrene으로 대체하여 플렉시블 소자의 가능성을 기대한다.

• 사물인터넷융복합논문지
• /
• 제7권4호
• /
• pp.9-14
• /
• 2021

고신뢰성을 요구하는 컴퓨팅 시스템에서 저장장치의 수명예측방법은 데이터 보호뿐만 아니라 활용성을 극대화 할 수 있기 때문에 시스템 관리하기 위한 중요한 요소 중 한 가지이다. 최근 여러 저장시스템에서 저장장치로 사용되고 있는 SSD(Solid State Drive)의 수명은 이를 구성하고 있는 낸드 플래시 메모리의 수명이 실질적인 수명과 연결된다. 따라서 SSD를 이용하여 구성한 저장시스템에서는 낸드 플래시 메모리의 수명을 정확하고 효율적으로 예측하는 방법이 필요하다. 본 논문에서는 낸드 플래시 메모리 불량 발생빈도를 이용하여 플래시 메모리 기반 저장장치의 수명 예측을 최적화할수 있는 방법을 제안한다. 이를 위해 DWPD(Drive Writes Per Day) 단위로 데이터를 처리할 때 발생하는 불량 발생빈도를 수집하기 위한 비용 매트릭스(Cost Metrix)를 설계한다. 그리고 경사하강법(Gradient Descent)을 이용하여 수명의 마감이 발생하는 경사도까지 남은 비용을 예측하는 방법을 제안한다. 마지막으로 시뮬레이션을 통해 임의의 불량이 발생했을 때 제안하는 방법을 통한 수명예측의 우수성을 증명했다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제8권1호
• /
• pp.51-65
• /
• 2008

The article presents the recent research development in polymer ferroelectric non-volatile memory. A brief overview is given of the history of ferroelectric memory and device architectures based on inorganic ferroelectric materials. Particular emphasis is made on device elements such as metal/ferroelectric/metal type capacitor, metal-ferroelectric-insulator-semiconductor (MFIS) and ferroelectric field effect transistor (FeFET) with ferroelectric poly(vinylidene fluoride) (PVDF) and its copolymers with trifluoroethylene (TrFE). In addition, various material and process issues for realization of polymer ferroelectric non-volatile memory are discussed, including the control of crystal polymorphs, film thickness, crystallization and crystal orientation and the unconventional patterning techniques.