• 대한전기학회논문지:시스템및제어부문D
• /
• 제55권5호
• /
• pp.229-235
• /
• 2006

High speed PC-based DIO(Digital I/O) system that consists of a master device and slave I/O devices is developed. The PCI interfaced master device controls all of serial communications, reducing the load on the CPU to a minimum. The slave device is connected from the master device and another slave device is connected to the slave device, it can repeated to maximum 64 slave devices. The slave device has 3 types I/O mode, such as 16 bits input-only, 16 bits output-only, and 8bits input-output. The master device has 2 rings which can take 64 slaves each. Therefore, total I/O points covered by the master is 2048 points. The slave features 3 types of input/output function interchangeability by DIP switch settings. Library, application, and device driver software for the DIO system that have a secure and a convenient functionality are developed.

• ETRI Journal
• /
• 제34권4호
• /
• pp.553-563
• /
• 2012

Serial peripheral interface (SPI) has been identified as a bottleneck in many wireless sensing systems today. SPI is used almost universally as the physical connection between the microcontroller unit (MCU) and radios, storage devices, and many types of sensors. Virtually all wireless sensor nodes today perform up to twice as many bus transactions as necessary to transfer a given piece of data, as an MCU must serve as the bus master in all transactions. To eliminate this bottleneck, we propose the master-handoff protocol. After the MCU initiates reading from the source slave device and writing to the sink slave device, the MCU as a master becomes a slave, and either the source or the sink slave becomes the temporary master. Experiment results show that this master-handoff technique not only cuts the data transfer time in half, but, more importantly, also enables a superlinear energy reduction.

• 한국콘텐츠학회논문지
• /
• 제13권5호
• /
• pp.19-27
• /
• 2013

본 논문에서는 마스터 장치와 슬레이브 장치로 구성된 대기 전력 제어 시스템을 구현한다. 마스터 장치의 RFID 카드의 인증여부에 따라 슬레이브 장치의 릴레이를 제어한 후에 전원 공급을 차단함으로써 대기전력이 관리된다. 마스터 장치는 RFID 인터페이스 및 무선 통신 모듈을 내장하고 있고, 마스터 장치 1개에 대해 n개의 슬레이브 장치가 무선으로 연계되며 각각의 슬레이브 장치는 전력제어에 필요한 동작을 독립적으로 수행한다. 슬레이브 장치에 수동으로 전력을 on/off 할 수 있는 기능과 스위치 조작을 통해 마스터 장치에 사용자 ID를 등록하는 기능을 구현했다. 또한, 본 시스템은 무선으로 양방향 통신이 가능하고 TinyOS 상에서 실행된다. 실험 결과, 본 시스템은 마스터 장치에서 사용자 여부를 인식하고, 이에 대한 인식 정보를 무선 통신으로 슬레이브 장치에 전송함으로써, 릴레이를 제어하여 대기 전력이 차단된 것을 보여 주었다. 본 시스템을 건물이나 사무실에 설치할 경우 전력 절감을 기할 수 있다.

• 전기전자학회논문지
• /
• 제17권3호
• /
• pp.267-274
• /
• 2013

본 논문은 Pulse Frequency Modulation(PFM)/Pulse Width Modulation(PWM) 듀얼 모드 피드백 기반 LED 백라이트 유닛 구동용 LLC 공진 변환 제어 IC 설계에 대한 내용을 제시한다. 공진형 변환기에서 하나의 변압기를 사용하면서, 두 가지 출력 전압을 생성할 수 있는 구조를 제안하였으며, Master 출력은 PFM 방식으로 Slave 출력은 PWM 방식으로 제어하도록 설계 하였다. 2차 측 Master 출력을 제어하기 위해서 파워 스위치 제어 신호의 주파수를 조절하는 PFM 피드백과 2차 측 Slave 출력을 제어하기 위해서 파워 스위치 제어 신호의 펄스 폭을 조절하는 PWM 피드백 회로를 설계하였다. 설계된 IC는 $0.35{\mu}m$ 2 Poly 3 Metal BCD(Bipolar-CMOS-DMOS) 공정을 이용하여 레이아웃 되었으며, 면적은 $2.3mm{\times}2.2mm$ 이다. 또한, 설계한 칩은 5 V 공급 전압으로부터 26 mA의 전류를 소모하였다.

• 정보처리학회논문지A
• /
• 제18A권1호
• /
• pp.25-32
• /
• 2011

최근, 공유버스 구조의 한계를 극복하기 위하여 NoC가 활발하게 연구되고 있다. 본 논문에서는 NoC 구조의 통신 효율을 향상시키기 위해, 컴퓨터 네트워크의 프록시 서버와 유사한 역할을 하는 버퍼를 사용한 NoC 구조를 제안한다. 제안된 NoC 구조에서 매스터가 슬레이브와 직접 통신하기 어려울 때마다 매스터를 대신하여 슬레이브와 통신할 수 있는 프록시 서버와 통신한다. NoC에서 제안된 방식을 사용하면 통신 채널의 속도를 높이고 대역폭을 늘릴 수 있다. 실험 결과로부터, 패킷을 스위치 버퍼에 머무르게 하지 않고 프록시 서버에 보냄으로써 전반적인 통신효율이 크게 향상됨을 확인하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 제36회 하계학술대회 논문집 D
• /
• pp.3034-3036
• /
• 2005

High speed PC-based digital I/O system, PCI-bus master and slave. set is developed, which features are distributed structure, input/output function interchangeability by switch settings, and high speed(20Mbps). Library and application software for a DIO system that have a secure and a convenient functionality are developed.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 제36회 하계학술대회 논문집 D
• /
• pp.3031-3033
• /
• 2005

High speed PC-based digital I/O system hardware, PCI-bus master and slave set is developed, which features are distributed structure, input/output function interchangeability by switch setting, high speed 20Mbps to update 1000 points in less than 1 ms, etc.

• 한국통신학회논문지
• /
• 제27권11C호
• /
• pp.1164-1170
• /
• 2002

ACE2000 MPLS시스템에서 MPLS 정합모듈은 ATM 정합모듈과 패킷 포워딩을 수행하는 HFMA(High performance Forwarding Engine and VC Merging board Assembly)모듈로 구성된다. MPLS 정합모듈에서 물리층으로 입력되는 셀은 HFMA의 송신 SAR칩(RSAR)에서 패킷으로 조립된 후 IP룩업 제어기에서 패킷 포워딩을 수행한다. 포워딩된 패킷은 ATM 계층으로 전달되기 위해 수신 SAR칩(TSAR)에서 셀로 다시 세그먼트된 후 ATM 셀 스위치로 전송하기 위해 ALMA(ATM Layer Module Assembly)로 전달된다. MPLS 정합모듈을 ATM 정합보듈로 이용할 때, ALMA는 직접 물리층 보드와 UTOPIA Leve12 인터페이스로 연결되며, 이때 ALMA는 Master Mode로 동작하게 된다 또한 MPLS 정합모듈에서 HFMA TSAR도 Master Mode로 동작하게 된다. 따라서 2개의 Master 모드 사이에서 인터페이스 역할을 수행할 수 있는 Slave 모드의 UTOPIA-L2 Controller가 요구된다. 본 논문에서는 Multi-Ports를 지원할 수 있는 UTOPIA-L2 Controller의 구조 및 셀 제어방법에 대해 고찰해본다.

• 한국정보통신학회논문지
• /
• 제14권3호
• /
• pp.684-690
• /
• 2010

기존에 사용되는 대부분의 SoC는 공유버스 구조를 가지고 있어, 병목현상이 발생하는 문제점을 가지고 있다. 이러한 문제점은 SoC의 내부의 IP 수가 많을수록, 전체적인 SoC의 성능을 저하시키게 되어, CPU 자체의 속도보다는 전체적인 통신 분배에 의해 SoC의 성능이 좌우 된다. 본 논문에서는 공유버스의 단점인 병목현상을 줄이고 SoC의 성능을 향상시키기 위해 크로스바 스위치버스 구조를 제안한다. 크로스바 스위치 버스는 마스터 모률 8개, 슬레이브 모듈 16개까지 연결이 가능하며, 다중 버스 채널구조로 되어 있어 병렬통신이 가능하다. 또한 각 16개의 슬레이브 인터페이스마다 우선순위 정보가 저장된 아비터가 내장되어 하나의 마스터가 슬레이브를 독점하는 것을 방지하는 것과 동시에 효율적인 통신을 지원한다. OpenRISC 프로세서, VGA/LCD 제어기, AC97 제어기, 디버그 인터페이스, 메모리 인터페이스로 구성되는 SoC 플랫폼의 WISHBONE 온칩 공유버스 구조와 크로스바 스위치 버스구조의 성능을 비교한 결과, 기존의 공유버스보다 26.58%의 성능이 향상되었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -1
• /
• pp.176-179
• /
• 2002

In recent years, an increasing amount of computer network research has focused on the problem of cluster system in order to achieve higher performance and lower cost. The load unbalance is the major defect that reduces performance of a cluster system that uses parallel program in a form of SPMD (Single Program Multiple Data). Also, the load unbalance is a problem of MPP (Massive Parallel Processors), and distributed system. The cluster system is a loosely-coupled distributed system, therefore, it has higher communication overhead than MPP. Dynamic load balancing can solve the load unbalance problem of cluster system and reduce its communication cost. The cluster systems considered in this paper consist of P heterogeneous nodes connected by a switch-based network. The master node can predict the average execution time of tasks for each slave node based on the information from the corresponding slave node. Then, the master node redistributes remaining tasks to each node considering the predicted execution time and the communication overhead for task migration. The proposed dynamic load balancing uses execution time prediction to optimize the task redistribution. The various performance factors such as node number, task number, and communication cost are considered to improve the performance of cluster system. From the simulation results, we verified the effectiveness of the proposed dynamic load balancing algorithm.