• 제목/요약/키워드: low density parity check codes

검색결과 141건 처리시간 0.022초

VDSL 시스템에서의 LDPC 코드 연구 (Analysis a LDPC code in the VDSL system)

  • 조경현;강희훈;이상회;나극환
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2006년도 하계종합학술대회
    • /
    • pp.999-1000
    • /
    • 2006
  • The LDPC Code is focusing a powerful FEC(Forward Error Correction) codes for 4G Mobile Communication system. LDPC codes are used minimizing channel errors by modeling AWGN Channel as VDSL system. The performance of LDPC code is better than that of turbo code in long code word on iterative decoding algorithm. LDPC code are encoded by sparse parity check matrix. there are decoding algorithms for a LDPC code, Bit Flipping, Message passing, Sum-Product. Because LDPC Codes use low density parity bit, mathematical complexity is low and relating processing time becomes shorten.

  • PDF

Quasi-Cyclic Low Density Panty Check 복호기의 다양한 설계 관점에 대한 성능분석 (Performance Analysis on Various Design Issues of Quasi-Cyclic Low Density Parity Check Decoder)

  • 정수경;박태근
    • 대한전자공학회논문지SD
    • /
    • 제46권11호
    • /
    • pp.92-100
    • /
    • 2009
  • 본 논문은 LLR-BP 복호 알고리즘을 사용하는 LDPC 복호기의 하드웨어 구조 분석하고 효율적인 복호기의 설계 방법들을 제시하였다. 또한 설계 시 복호 성능 및 하드웨어 복잡도에 영향을 미칠 수 있는 다양한 설계 이슈들을 제시하고 복호 성능의 변화를 모의실험을 통하여 분석하였다. 오류확률을 전달하는 메시지의 양자화는 정수부 3비트, 소수부 4비트를 할당하였고, 복호 성능이 저하되지 않도록 사전정보에 정수부 2비트, 소수부 4비트를 할당하였으며 LUT로 구현되는 $\Psi$(x) 함수를 조합회로인 PWL 블록으로 대체하여 하드웨어 구조의 개선에 대해 논의하였다. 복호 시간을 단축하기 위하여 중첩 스케줄링을 적용하고, 각 복호기 구조 및 설계 변수들의 제한에 따른 하드웨어 자원을 비교함으로써, 하드웨어 복잡도를 분석하였다.

전력할당을 통한 LDPC부호의 높은 SNR에서의 성능개선 방법 (Performance Improvement in High SNR for LDPC codes using Power Allocation)

  • 이기준;정하봉;임주혁;최은아;장대익
    • 한국통신학회논문지
    • /
    • 제32권10C호
    • /
    • pp.935-941
    • /
    • 2007
  • 본 논문에서는 유한 길이 LDPC 부호의 높은 신호대 잡음비(SNR)에서 성능 향상을 위한 방법으로 비균등 전력할당 방법을 제안한다. 밀도진화(density evolution)를 통해서 얻어진 Tanner 그래프의 변수 노드와 체크 노드간의 연결 분포(degree distribution)와 실제 사용되는 부호의 연결 분포 간의 차이를 변수 노드의 차수에 따라 해당 비트에 전력을 비균등하게 할당하는 방법을 이용한다. 본 논문에서는 IEEE 802.16e 표준에 제시되어 있는 부호를 이용하여 모의실험을 수행하였고, 비교적 높은 SNR에서 성능이 향상됨을 볼 수 있었다.

LDPC Decoding by Failed Check Nodes for Serial Concatenated Code

  • Yu, Seog Kun;Joo, Eon Kyeong
    • ETRI Journal
    • /
    • 제37권1호
    • /
    • pp.54-60
    • /
    • 2015
  • The use of serial concatenated codes is an effective technique for alleviating the error floor phenomenon of low-density parity-check (LDPC) codes. An enhanced sum-product algorithm (SPA) for LDPC codes, which is suitable for serial concatenated codes, is proposed in this paper. The proposed algorithm minimizes the number of errors by using the failed check nodes (FCNs) in LDPC decoding. Hence, the error-correcting capability of the serial concatenated code can be improved. The number of FCNs is simply obtained by the syndrome test, which is performed during the SPA. Hence, the decoding procedure of the proposed algorithm is similar to that of the conventional algorithm. The error performance of the proposed algorithm is analyzed and compared with that of the conventional algorithm. As a result, a gain of 1.4 dB can be obtained by the proposed algorithm at a bit error rate of $10^{-8}$. In addition, the error performance of the proposed algorithm with just 30 iterations is shown to be superior to that of the conventional algorithm with 100 iterations.

OpenCL을 활용한 CPU와 GPU 에서의 CMMB LDPC 복호기 병렬화 (Parallel LDPC Decoder for CMMB on CPU and GPU Using OpenCL)

  • 박주열;홍정현;정기석
    • 대한임베디드공학회논문지
    • /
    • 제11권6호
    • /
    • pp.325-334
    • /
    • 2016
  • Recently, Open Computing Language (OpenCL) has been proposed to provide a framework that supports heterogeneous computing platforms. By using an OpenCL framework, digital communication systems can support various protocols in a unified computing environment to achieve both high portability and high performance. This article introduces a parallel software decoder of Low Density Parity Check (LDPC) codes for China Multimedia Mobile Broadcasting (CMMB) on a heterogeneous platform. Each step of LDPC decoding has different parallelization characteristics. In this paper, steps suitable for task-level parallelization are executed on the CPU, and steps suitable for data-level parallelization are processed by the GPU. To improve the performance of the proposed OpenCL kernels for LDPC decoding operations, explicit thread scheduling, loop-unrolling, and effective data transfer techniques are applied. The proposed LDPC decoder achieves high performance by using heterogeneous multi-core processors on a unified computing framework.

LDPC를 이용한 예측 기반 워터마킹 알고리듬 (Estimation-based Watermarking Algorithm with Low Density Parity Check (LDPC) Codes)

  • 임재혁;원치선
    • 대한전자공학회논문지SP
    • /
    • 제44권1호
    • /
    • pp.76-84
    • /
    • 2007
  • 본 논문에서는 워터마크 예측과 LDPC 코드를 이용하여 워터마크의 성능을 향상시키는 알고리듬을 제안한다. 워터마크 추출의 경우 삽입된 워터마크의 파워(power)가 원본 영상의 파워에 비해 아주 작기 때문에 워터마크의 추출 성능을 높이기 위해서는 워터마크의 예측이 필수적이다. 본 논문에서는 웨이블릿 영역에서 잡음 제거 필터를 사용하여 워터마크의 예측을 수행하였다. 이렇게 예측된 워터마크에 에러가 발생할 경우 LDPC 코드를 사용하여 수정하였다. 에러 수정 시 삽입된 워터마크의 통계적인 특성을 사용하여 기존의 LDPC 코드의 성능보다 우수한 실험 결과를 도출하였다.

연산기와 메모리 재사용을 이용한 효율적인 DVB-S2 규격의 LDPC 복호기 구조 (Architecture of an LDPC Decoder for DVB-S2 using reuse Technique of processing units and Memory Relocation)

  • 박재근;이찬호
    • 대한전자공학회논문지SD
    • /
    • 제43권9호
    • /
    • pp.31-37
    • /
    • 2006
  • Low Density Parity Check (LDPC) code는 최근 그 우수한 성능으로 인하여 4세대 무선 이동 통신용 채널 코딩으로 주목받고 있다. 또한 유럽 디지털 위성 방송 규격인 DVB-S2는 LDPC 코드를 채널 코딩방식으로 채택하였다. 본 논문에서는 인코더와 디코더 양쪽 모두 효율적으로 하드웨어 구현이 가능한 hybrid H-matrix 구조를 이용한 DVB-S2 LDPC 복호기 구조를 제안한다. Hybrid H-matrix는 semi-random 방식과 partly parallel 방식을 결합하여 부호기와 복호기를 동시에 효율적으로 구현할 수 있다. 제안된 복호기 구조에서는 다양한 코드율에 사용되는 Variable Node processor Unit (VNU)을 재사용하기 위한 새로운 VNU와 최적화된 블록 메모리 배치 방법을 이용하였다. 제안된 구조를 이용하여 코드율 1/2의 DVB-S2 LDPC 복호기를 설계하였고 그 결과를 기존의 복호기와 비교하였다.

Simplified 2-Dimensional Scaled Min-Sum Algorithm for LDPC Decoder

  • Cho, Keol;Lee, Wang-Heon;Chung, Ki-Seok
    • Journal of Electrical Engineering and Technology
    • /
    • 제12권3호
    • /
    • pp.1262-1270
    • /
    • 2017
  • Among various decoding algorithms of low-density parity-check (LDPC) codes, the min-sum (MS) algorithm and its modified algorithms are widely adopted because of their computational simplicity compared to the sum-product (SP) algorithm with slight loss of decoding performance. In the MS algorithm, the magnitude of the output message from a check node (CN) processing unit is decided by either the smallest or the next smallest input message which are denoted as min1 and min2, respectively. It has been shown that multiplying a scaling factor to the output of CN message will improve the decoding performance. Further, Zhong et al. have shown that multiplying different scaling factors (called a 2-dimensional scaling) to min1 and min2 much increases the performance of the LDPC decoder. In this paper, the simplified 2-dimensional scaled (S2DS) MS algorithm is proposed. In the proposed algorithm, we figure out a pair of the most efficient scaling factors which multiplications can be replaced with combinations of addition and shift operations. Furthermore, one scaling operation is approximated by the difference between min1 and min2. The simulation results show that S2DS achieves the error correcting performance which is close to or outperforms the SP algorithm regardless of coding rates, and its computational complexity is the lowest comparing to modified versions of MS algorithms.

가중치가 부과된 Bit-flipping 기법을 이용한 LDPC 코딩 (A Low Density Parity Check Coding using the Weighted Bit-flipping Method)

  • 조경현;나극환
    • 전자공학회논문지 IE
    • /
    • 제43권4호
    • /
    • pp.115-121
    • /
    • 2006
  • 본 논문에서는 통신 시스템에서 채널 전송에 의한 데이터의 오류 체크와 정정문제에 대해서 제안하였다. 제안된 LDPC 코드는 VDSL 시스템에서의 AWGN 채널 모델링에 의해 최소화된 채널 에러를 위해 사용된다. LDPC 코드는 낮은 밀도 패리티비트를 사용하기 때문에, 수학적인 복잡도가 낮고 처리 시간이 짧다. 또한 LDPC 코드의 성능은 반복 복호 알고리즘에서 긴 코드 워드에 대해 터보 코드보다 더 나은 성능을 가지고 있다. 제안된 시스템의 송신기에서 발생 행렬에 의해서 부호어가 발생되고, 수신기에서 사용된 에러 정정 알고리즘은 가중치를 갖는 Bit-flipping 방식이다. 이 방식은 기존의 Bit-flipping 방식과 달리 더 정확한 에러를 검출하고, 정정하기 위해 발생된 패리티 비트에 대해서 가중치를 주어 에러 정정을 하는 방식이다. 제안된 가중치를 갖는 Bit-flipping 알고리즘은 기존의 Bit-flipping 알고리즘에 비해서 1 dB 이상의 이득 개선을 확인할 수 있었다.