• ETRI Journal
• /
• 제36권1호
• /
• pp.89-98
• /
• 2014

The integration of digital circuits has a tight relation with the scaling down of silicon technology. The continuous scaling down of the feature size of CMOS devices enters the nanoscale, which results in such destructive effects as short channel effects. Consequently, efforts to replace silicon technology with efficient substitutes have been made. The carbon nanotube field-effect transistor (CNTFET) is one of the most promising replacements for this purpose because of its essential characteristics. Various digital CNTFET-based circuits, such as standard logic cells, have been designed and the results demonstrate improvements in the delay and energy consumption of these circuits. In this paper, a new CNTFET-based 5-input XOR gate based on a novel design method is proposed and simulated using the HSPICE tool based on the compact SPICE model for the CNTFET at the 32-nm technology node. The proposed method leads to improvements in performance and device count compared to the conventional CMOS-style design.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.232-235
• /
• 1999

In this paper, we present a coprocessor that can operate with ARM microprocessors. The coprocessor supports IEEE 754 standard single- and double-precision binary floating point arithmetic operations. The design objective is to achieve minimum-area, low-power and acceleration of processing power of ARM microprocessors. The instruction set is compatible with ARM7500FE. The coprocessor is written in verilog HDL and synthesized by the SYNOPSYS Design Compiler. The gate count is 38,115 and critical path delay is 9.52ns.

• 대한전자공학회논문지SD
• /
• 제41권5호
• /
• pp.153-160
• /
• 2004

본 논문에서는 IEEE 802.11a 무선 LAN 시스템의 성능 향상과 전송율 증가를 위해 효율적인 비트 로딩 알고리즘 적용 방안을 제안하였다. 기존의 비트 로딩 알고리즘은 각 부채널의 신호대 잡음비(SNR)를 입력받아 수행되는데, 무선 LAN 시스템은 랜덤한 백색잡음 때문에 정확한 SNR 추정이 어렵다. 이는 비트 로딩을 적용할 때 이상적인 성능 이득보다 저하되는 문제점이 있다. 따라서 이 문제점을 해결하기 위해 SNR이 아닌 채널의 주파수 응답을 이용하는 비트 로딩 알고리즘을 제안하였다 모의 실험을 통해 기존의 비트 로딩 알고리즘을 무선 LAN 시스템에 적용하였을 때 PER이 10-2에서 전송 모드에 따라 0.5∼5㏈ 의 성능 이득을 얻은 반면, 제안된 방법의 비트 로딩 알고리즘은 동일한 조건에서 3.5 ∼8㏈ 사이의 성능 이득을 얻을 수 있었고, 데이터 전송율은 최대 54Mbps에서 63Mbps로 증가시킬 수 있음을 확인하였다. 또한 하드웨어 설계 결과, 제안된 방법을 적용한 비트 로딩 연산 블록은 4.2K의 gate count와 2.8Kbit 메모리를 포함하고, 기존의 비트 로딩 알고리즘보다 약 34%정도 감소함을 확인하였다.

• 전기전자학회논문지
• /
• 제18권1호
• /
• pp.165-171
• /
• 2014

본 논문에서는 MIMO 검출기를 위한 저 복잡도 QR 분해 구조를 제시한다. 제안된 접근 방식에서는, QRD 하드웨어의 연산 복잡도를 감소시키기 위해 다양한 코딕 기반 QRD 알고리즘들이 효율적으로 조합된다. 다양한 QRD 알고리즘들에 대한 연산 복잡도 분석에 기초하여, QRD 과정의 매 단계마다 저 복잡도 접근 방식이 선택된다. 제안된 QRD 구조는 어떤 임의의 차원을 갖는 채널 매트릭스에도 적용 될 수 있고, 매트릭스 차원의 증가에 따라 연산 복잡도 감소도 늘어난다. 제안하는 QR 분해 하드웨어는 삼성 $0.13{\mu}m$ 공정을 사용하여 구현되었다. 실험결과, $4{\times}4$ 행렬의 QR 분해에 대한 제안 구조는 기존의 Householder 코딕 기반의 구조에 비해 47%의 QAR(QRD Rate/Gate count) 향상과 28%의 전력을 절감을 이뤄낼 수 있었다.

• 전자공학회논문지SC
• /
• 제40권6호
• /
• pp.48-57
• /
• 2003

본 논문에서는 가산기 기반 분산연산방식(Adder-Based DA)과 bit-serial방식을 적용한 8×l ID-IDCT프로세서를 제안하였다. 하드웨어 소모를 줄이기 위해 bit-serial 방식을 적용하고 동작 속도의 향상을 위해 분산연산 방식을 적용한다. 또한 계수식의 변환을 통해 하드웨어 구현의 규칙성과 크기를 줄일 수 있으며 동작 클럭수를 줄이기 위해 부호 확장 처리 방식을 제안한다. 합성결과 게이트 수는 총 17,504개가 사용되었고 이중에서 부호 확장처리단은 전체 구조에서 20.6%를 사용하게 된다. 짝수, 홀수 부분에서는 기존의 계수표현에서 non-zero 비트가 130개가되지만, 제안한 방식을 적용한 짝수와 홀수 부분에서의 non-zero 비트는 각각 28개와 32개로 54% 줄일 수 있었다. 또한 부호 확장 처리단의 제안함으로써 처리율은 2배가 향상되었고 설계한 IDCT 프로세서는 100㎒에서 50Mpixels/s의 처리율을 나타내었다.

• 한국정보통신학회논문지
• /
• 제10권5호
• /
• pp.857-864
• /
• 2006

본 논문은 휴대형 3D그래픽 가속기를 위한 벡터 처리기, 누승기, 제산기 및 제곱근기 회로 설계에 관하여 기술한다. 설계된 연산기는 부동소수점 대신 OpenGL/ES에서 권장하는 16.16 고정 소수점 방식을 사용하여 모바일 환경에서 저전력/저면적으로 동작하도록 하였다. 벡터 처리기는 RB 수체계 기반으로 설계되었으며 일반적인 4개의 승산기와 3개의 가산기로 구현한 방식에 비해 30%의 동작성능이 향상됐고, 10%의 면적 감소를 이루었다. 누승기, 제산기 및 제곱근기는 로그 수체계 기반으로 설계되었으며 이진수-로그 변환 시 룩업 테이블을 사용하지 않고 6-영역의 근사화 방법을 이용한 조합회로로 구현하였다. 누승기, 제산기 및 제곱근기는 일반적인 룩업 테이블로 구현한 방식과 비교하여 면적이 대폭 감소되었다.

• 융합신호처리학회논문지
• /
• 제9권3호
• /
• pp.201-207
• /
• 2008

본 논문은 JPEG 2000에 사용되는 전처리 과정 기능인 타일링 시스템의 구현에 관한 것이다. 설계된 시스템은 JPEG 2000의 표준에 명시되어 있으며, 이미지의 크기 파악, 영역 확장 그리고 이미지 분할 기능을 수행한다. Progressive한 입력을 타일 단위로 분할 및 전송하기 위해서, 입력 이미지를 Frame Memory에 저장한다. 그래서 Verilog-HDL를 사용하여 FSM 방식으로 설계되었으며 최대 5M 이미지를 처리할 수 있다. 또한, 영역 확장을 위한 이미지 크기를 파악하기 위해서 나머지(rem) 연산을 기반으로 한 수식을 만들었다. 이를 이용해서 입력 이미지의 크기 패턴을 파악하는 진리표를 제안한다. TSMC 0.25um ASIC library 환경에서 합성된 gate counts는 18,725로 되었으며 maximum data arrival time은 18.94[ns]를 가진다.

• 한국통신학회논문지
• /
• 제36권10A호
• /
• pp.809-815
• /
• 2011

본 논문에서는 고속 RS(Reed-Solomon) 복호기의 KES(Key Equation Solver) 블록 구현에 ME(Modified Euclidean) 알고리즘을 효율적으로 설계할 수 있는 구조를 제안하고 구현하였다. 제안된 구조에서는 각 PE(Processing Element) 블록을 제어하기 위해 새로운 상대변수를 정의하고 다항식으로 표현함으로써, 입출력 신호가 간단해지고, 차수계산회로가 필요 없기 때문에 회로의 복잡도를 줄일 수 있다. 또한, PE 회로가 오류 정정 능력 t와 무관하기 때문에, t가 증가함에 따라 KES 블록의 하드웨어 복잡도가 선형적으로 증가하는 장점을 가진다. 제안된 구조와 기존의 구조를 비교하기 위해, RS(255,239,8) 복호기에 대한 KES 블록을 구현하고, 0.13um CMOS cell library를 이용하여 합성하였다. 실험 결과로부터, 제안된 구조를 이용하여 적은 gate count로 고속 RS 복호기 구현이 가능함을 알 수 있다.

• 방송공학회논문지
• /
• 제16권1호
• /
• pp.174-177
• /
• 2011

본 논문에서는 CSD 계수로 표현되는 FIR 필터를 설계하는 방법에 관하여 고찰한다. 먼저, 게이트 수 측면에서 필터의 복잡도를 추정하는 방법을 제시한다. 이 방법을 통하여 최소의 복잡도를 가지면서 요구되는 성능을 만족시키는 필터를 설계할 수 있다. 다음으로 BonsaiG이라는 MILP 프로그램에 근거한 CSD 필터 설계 프로그램을 제시한다. 2가지 예제를 통해 설계된 필터의 게이트 수가 400-600 정도 차이를 나타내고, 이러한 비교를 통해 최적의 필터를 얻을 수 있음을 보인다.

• 한국철도학회:학술대회논문집
• /
• 한국철도학회 2009년도 춘계학술대회 논문집
• /
• pp.247-250
• /
• 2009

Awareness of resource conservation and pollution prevention has been continually increasing. The proven benefits from CFRP's unique combination of light weight and high strength compare to conventional material is well suited for minimizing fuel consumption during vehicle in particular rail operation. Responding the awareness, this work intends to study CFRP's recycling method that is not only technical performance but also environmental view point. According to prior work of technical performance test, this work aims at quantifying the footprint of energy and GHG derived from the two appreciated performance of pyrolysis and acids recycling methods. The streamline LCA is the concept for systematic assessment. The boundary is scoped at the recycling activity, consequently, the data in and out from the specific target activity are obtained under the gate to gate data collection. Its function is recovery carbon fiber. To count and compare function, functional unit is set at 60% of recycling rate. Korea database is mainly source for acquiring the footprint of both. The numerical results presented that the energy footprint of acids and pyrolysis is 164.95 and 1,199.88 MJ-eq., respectively. Meantime, the GHG footprint of is 1,196.22 and 5,916.08 g CO2 eq. for acids and pyrolysis. In summary, the acids recycling method is, in regarding the environmental performance, better than pyrolysis recycling method.