• 대한임베디드공학회논문지
• /
• 제11권4호
• /
• pp.227-233
• /
• 2016

Efficient finite field arithmetic is essential for fast implementation of error correcting codes and cryptographic applications. Among the arithmetic operations over finite fields, the multiplication is one of the basic arithmetic operations. Therefore an efficient design of a finite field multiplier is required. In this paper, two new bit-parallel systolic multipliers for $GF(2^m)$ fields defined by AOP(all-one polynomial) have proposed. The proposed multipliers have a little bit greater space complexity but save at least 22% area complexity and 13% area-time (AT) complexity as compared to the existing multipliers using AOP. As compared to related works, we have shown that our multipliers have lower area-time complexity, cell delay, and latency. So, we expect that our multipliers are well suited to VLSI implementation.

• 한국정보보호학회:학술대회논문집
• /
• 한국정보보호학회 1992년도 정기총회및학술발표회
• /
• pp.127-130
• /
• 1992

GF(2m) 이론은 switching 이론과 컴퓨터 연산, 오류 정정 부호(error correcting codes), 암호학(cryptography) 등에 대한 폭넓은 응용 때문에 주목을 받아 왔다. 특히 유한체에서의 이산 대수(discrete logarithm)는 one-way 함수의 대표적인 예로서 Massey-Omura Scheme을 비롯한 여러 암호에서 사용하고 있다. 이러한 암호 system에서는 암호화 시간을 동일하게 두면 고속 연산은 유한체의 크기를 크게 할 수 있어 비도(crypto-degree)를 향상시킨다. 따라서 고속 연산의 필요성이 요구된다. 1981년 Massey와 Omura가 정규기저(normal basis)를 이용한 고속 연산 방법을 제시한 이래 Wang, Troung 둥 여러 사람이 이 방법의 구현(implementation) 및 곱셈기(Multiplier)의 설계에 힘써왔다. 1988년 Itoh와 Tsujii는 국제 정보 학회에서 유한체의 역원을 구하는 획기적인 방법을 제시했다. 1987년에 H, W. Lenstra와 Schoof는 유한체의 임의의 확대체는 원시정규기저(primitive normal basis)를 갖는다는 것을 증명하였다. 1991년 Stepanov와 Shparlinskiy는 유한체에서의 원시원소(primitive element), 정규기저를 찾는 고속 연산 알고리즘을 개발하였다. 이 논문에서는 원시 정규기저를 찾는 Algorithm을 구현(Implementation)하고 이것이 응용되는 문제들에 관해서 연구했다.

• 디지털산업정보학회논문지
• /
• 제18권1호
• /
• pp.1-9
• /
• 2022

Galois field arithmetic is important in error correcting codes and public-key cryptography schemes. Hardware realization of these schemes requires an efficient implementation of Galois field arithmetic operations. Multiplication is the main finite field operation and designing efficient multiplier can clearly affect the performance of compute-intensive applications. Diverse algorithms and hardware architectures are presented in the literature for hardware realization of Galois field multiplication to acquire a reduction in time and area. This paper presents a low complexity semi-systolic multiplier to facilitate parallel processing by partitioning Montgomery modular multiplication (MMM) into two independent and identical units and two-level systolic computation scheme. Analytical results indicate that the proposed multiplier achieves lower area-time (AT) complexity compared to related multipliers. Moreover, the proposed method has regularity, concurrency, and modularity, and thus is well suited for VLSI implementation. It can be applied as a core circuit for multiplication and division/exponentiation.

• Journal of Electrical Engineering and Technology
• /
• 제12권3호
• /
• pp.1262-1270
• /
• 2017

Among various decoding algorithms of low-density parity-check (LDPC) codes, the min-sum (MS) algorithm and its modified algorithms are widely adopted because of their computational simplicity compared to the sum-product (SP) algorithm with slight loss of decoding performance. In the MS algorithm, the magnitude of the output message from a check node (CN) processing unit is decided by either the smallest or the next smallest input message which are denoted as min1 and min2, respectively. It has been shown that multiplying a scaling factor to the output of CN message will improve the decoding performance. Further, Zhong et al. have shown that multiplying different scaling factors (called a 2-dimensional scaling) to min1 and min2 much increases the performance of the LDPC decoder. In this paper, the simplified 2-dimensional scaled (S2DS) MS algorithm is proposed. In the proposed algorithm, we figure out a pair of the most efficient scaling factors which multiplications can be replaced with combinations of addition and shift operations. Furthermore, one scaling operation is approximated by the difference between min1 and min2. The simulation results show that S2DS achieves the error correcting performance which is close to or outperforms the SP algorithm regardless of coding rates, and its computational complexity is the lowest comparing to modified versions of MS algorithms.

• ETRI Journal
• /
• 제46권3호
• /
• pp.485-500
• /
• 2024

A hardware architecture is presented to decode (N, K) polar codes based on a low-density parity-check code-like decoding method. By applying suitable pruning techniques to the dense graph of the polar code, the decoder architectures are optimized using fewer check nodes (CN) and variable nodes (VN). Pipelining is introduced in the CN and VN architectures, reducing the critical path delay. Latency is reduced further by a fully parallelized, single-stage architecture compared with the log N stages in the conventional belief propagation (BP) decoder. The designed decoder for short-to-intermediate code lengths was implemented using the Virtex-7 field-programmable gate array (FPGA). It achieved a throughput of 2.44 Gbps, which is four times and 1.4 times higher than those of the fast-simplified successive cancellation and combinational decoders, respectively. The proposed decoder for the (1024, 512) polar code yielded a negligible bit error rate of 10^-4 at 2.7 E_b/N_o (dB). It converged faster than the BP decoding scheme on a dense parity-check matrix. Moreover, the proposed decoder is also implemented using the Xilinx ultra-scale FPGA and verified with the fifth generation new radio physical downlink control channel specification. The superior error-correcting performance and better hardware efficiency makes our decoder a suitable alternative to the successive cancellation list decoders used in 5G wireless communication.

• 한국통신학회논문지
• /
• 제38A권2호
• /
• pp.156-163
• /
• 2013

잡음이 존재하는 채널을 통하여 디지털 통신을 하는 경우 일반적으로 채널 부호를 사용한다. 만약 수신측에서 채널 부호의 생성 파라미터를 모르는 경우, 채널 부호의 복호는 매우 어렵다. 이러한 경우에 수신데이터의 정확한 복호를 위해서는 채널부호의 종류 및 생성 파라미터를 알아내는 방법이 필요하다. 본 논문에서는 BCH(Bose-Chaudhuri-Hocquenghem) 부호의 생성 파라미터인 생성다항식을 추정하는 기법을 소개한다. 이 방법은 생성다항식이 최소다항식으로 구성된다는 특징과 순회부호의 특성을 이용한 방법이다. 그리고 종래 방법에 비해 생성다항식 추정 성능을 향상 시킬 수 있는 결정 확률 변수 보상 기법을 제안한다. 제안한 기법은 랜덤데이터 패턴이 생성다항식을 구성하는 최소다항식으로 나누어지는 특성을 이용한 기법이다. 또한 컴퓨터 시뮬레이션을 통해 제안한 알고리즘의 우수성을 검증한다.

• 한국정보통신학회논문지
• /
• 제8권1호
• /
• pp.170-178
• /
• 2004

본 논문에서는 Modified Euclid 알고리즘을 이용하여 고속의 Reed-Solomon 복호기를 설계하였다. Reed-Solomon 부호의 복호 알고리즘은 오증을 계산하고, 에러 위치 다항식을 구한 후, 에러를 판단하여, 에러 크기 값을 구하는 4단계로 이루어지는데, 본 논문에서는 복호기의 속도를 증가시키고 Latency를 줄이기 위하여 병렬구조의 신드롬 생성기와 빠른 클록 속도의 Modified Euclid 알고리즘 블록을 사용하였으며, Chien Search 블록에서는 에러 위치 다항식을 짝수항과 홀수항으로 나누어 설계하였다. 먼저, 알고리즘과 회로의 동작을 확인하기 위해 C++로 프로그램을 작성하여 검증을 한 후, 이를 바탕으로 Verilog로 하드웨어를 기술하였다. 또한, 각 블록에 대한 로직 시뮬레이션을 거친 후, $.25{\mu}m$ CMOS 라이브러리를 이용하여 Synopsys사의 합성 툴로 합성을 하고, 최종적으로 후반부 설계인 레이아웃을 시행하였다. 본 논문의 칩은 최대 동작 주파수가 250MHz로서 최대 데이터 전송률은 1Gbps이다.

• 대한전자공학회논문지SD
• /
• 제41권9호
• /
• pp.39-48
• /
• 2004

최근 3세대 이동통신의 오류정정부호의 표준으로 채택된 터보 코드는 샤논의 한계에 가까운 성능을 보이며, 반복적인 디코딩 과정의 특성상 이동통신 시스템에서 전력 소모가 많은 블록 중 하나이다. 따라서 이동통신 기기의 전력 소모를 최소화하기 위한 노력으로 터보 디코더의 전력 소모를 줄이는 방법들에 대한 연구가 진행되어왔다. 본 논문에서는 디코딩 가능 임계값과 불가능 임계값 등 두개의 정지 기준을 적용함으로써 기존의 반복 디코딩 정지 기준 알고리즘을 개선하여, 오류정정 성능과 전력 소모면에서 기존의 방법보다 효율적인 새로운 터보 디코더 기술을 개발하였다. 실험 결과, 제안한 방법은 기존의 대표적인 방법에 비하여, 전체 12500회 실험 중 잘못된 오류정정 횟수는 평균적으로 89% 감소시키고 반복 디코딩 횟수는 29% 감소시킬 수 있었다.

• 대한전자공학회논문지SD
• /
• 제41권7호
• /
• pp.97-103
• /
• 2004

본 논문에서는 고속 블록 터보 코드 복호 알고리즘을 제안하고 이를 하드웨어로 검증하였다. 멀티미디어 무선 데이터 통신시스템은 높은 에러 정정 능력을 가진 채널 부호 방식을 요구한다. 블록 터보 코드는 블록 코드의 특성으로 인하여 다양한 코드율과 패킷 사이즈를 지원할 수 있으며, 터보 코드의 연판정 반복 기법으로 높은 성능을 보인다 하지만, 반복 기법과 외부정보 연산의 복잡한 구조로 때문에 복호 시간이 긴 단점을 갖고 있다. 이러한 긴 복호 시간의 문제점을 해결하기 위하여 제안된 복호 알고리즘은 외부정보 연산단계에서 이를 해결하였다. 외부정보 연산을 할 때 채널 정보를 이용하여 채널 정보 상태에 대한 임계치를 정한 후, 채널 정보가 좋은 비트에 대해서 외부 정보 연산 과정을 생략하는 대신 높은 신뢰도의 값을 할당함으로써 외부정보 연산이 감소되는 고속 복호기를 구현하였다. 채널 상태를 나타내는 임계치를 복호기의 입력인 신뢰도(Log Likelihood Ratio, LLR)가 가우시안 분포를 이루게 된다는 점에 착안하여 평균과 표준편차의 선형 조합으로써 결정하였다. 제안된 알고리즘을 Verilog-HDL을 이용하여 설계한 결과 기존 블록 터보 코드 복호 알고리즘에 비하여 약 30%의 외부정보 연산량과 복호시간이 감소되었고, 약 20K logic gate와 32Kbit의 메모리를 포함하였다.

• 한국항행학회논문지
• /
• 제15권5호
• /
• pp.781-788
• /
• 2011

Sphere-packing problem은 주어진 공간에 가능한 한 많은 구(sphere)를 채울 수 있는 배열을 찾는 문제이고 covering problem은 이에 쌍대적인 최적화의 문제로 코딩이론에 적용된다. 본 논문에서는 이진 코드이론에서의 가중치(weight)와 해밍거리(Hamming distance)에 대한 개념을 부울 대수(Boolean algebra)의 개념으로 일반화한다. 부울 대수에서의 가중치와 이를 이용하여 거리함수를 정의하고, 이들의 기본적인 성질들을 밝힌다. 또한, 부울 대수에서의 sphere-packing bound와 Gilbert-Varshamov bound의 정리를 증명한다.