• 제목/요약/키워드: design controller

검색결과 6,896건 처리시간 0.032초

DEVELOPMENT OF AN AMPHIBIOUS ROBOT FOR VISUAL INSPECTION OF APR1400 NPP IRWST STRAINER ASSEMBLY

  • Jang, You Hyun;Kim, Jong Seog
    • Nuclear Engineering and Technology
    • /
    • 제46권3호
    • /
    • pp.439-446
    • /
    • 2014
  • An amphibious inspection robot system (hereafter AIROS) is being developed to visually inspect the in-containment refueling storage water tank (hereafter IRWST) strainer in APR1400 instead of a human diver. Four IRWST strainers are located in the IRWST, which is filled with boric acid water. Each strainer has 108 sub-assembly strainer fin modules that should be inspected with the VT-3 method according to Reg. guide 1.82 and the operation manual. AIROS has 6 thrusters for submarine voyage and 4 legs for walking on the top of the strainer. An inverse kinematic algorithm was implemented in the robot controller for exact walking on the top of the IRWST strainer. The IRWST strainer has several top cross braces that are extruded on the top of the strainer, which can be obstacles of walking on the strainer, to maintain the frame of the strainer. Therefore, a robot leg should arrive at the position beside the top cross brace. For this reason, we used an image processing technique to find the top cross brace in the sole camera image. The sole camera image is processed to find the existence of the top cross brace using the cross edge detection algorithm in real time. A 5-DOF robot arm that has multiple camera modules for simultaneous inspection of both sides can penetrate narrow gaps. For intuitive presentation of inspection results and for management of inspection data, inspection images are stored in the control PC with camera angles and positions to synthesize and merge the images. The synthesized images are then mapped in a 3D CAD model of the IRWST strainer with the location information. An IRWST strainer mock-up was fabricated to teach the robot arm scanning and gaiting. It is important to arrive at the designated position for inserting the robot arm into all of the gaps. Exact position control without anchor under the water is not easy. Therefore, we designed the multi leg robot for the role of anchoring and positioning. Quadruped robot design of installing sole cameras was a new approach for the exact and stable position control on the IRWST strainer, unlike a traditional robot for underwater facility inspection. The developed robot will be practically used to enhance the efficiency and reliability of the inspection of nuclear power plant components.

상업용 12인치 급속가열장치의 제어계 설계를 위한 모델인식 (Model Identification for Control System Design of a Commercial 12-inch Rapid Thermal Processor)

  • 윤우현;지상현;나병철;원왕연;이광순
    • Korean Chemical Engineering Research
    • /
    • 제46권3호
    • /
    • pp.486-491
    • /
    • 2008
  • 상업용 12인치 급속가열장치(RTP)의 다변수 고급제어기를 개발하기 위하여 열전대가 부착된 웨이퍼를 대상으로 다변수 모델인식을 수행하였다. 웨이퍼에는 7개의 열전대가 설치되어 있으며 10개의 텅스텐-할로겐 램프 그룹으로 가열을 할 수 있다. 모델인식 실험과정에서 웨이퍼의 휨을 최소화하며 최종적으로 10-입력 7-출력의 균형 잡힌 상태공간 모델을 얻기 위한 모델인식방법을 제안하였다. 또한 넓은 온도영역에서 복사에 의한 비선형성을 가장 효과적으로 상쇄시킬 수 있는 출력변수 정의방법을 제안하였다. 600, 700, $800^{\circ}C$ 부근의 정상상태에서 실험을 수행하여 모델을 추정한 결과 상태의 차수는 80~100, 모델출력은 $y=T(K)^2$으로 결정하는 것이 바람직하며, 이때 one-step-ahead 온도예측 오차의 제곱평균은 0.125~0.135 K 정도로 나타났다.

실시간 영상압축과 복원시스템을 위한 DWT기반의 영상처리 프로세서의 VLSI 설계 (VLSI Design of DWT-based Image Processor for Real-Time Image Compression and Reconstruction System)

  • 서영호;김동욱
    • 한국통신학회논문지
    • /
    • 제29권1C호
    • /
    • pp.102-110
    • /
    • 2004
  • 본 논문에서는 이차원 이산 웨이블릿 변환을 이용한 실시간 영상 압축 및 복원 프로세서의 구조를 제안하고 ASIC(Application specific integrated circuit) 라이브러리를 이용하여 최소의 하드웨어로 구현하였다. 구현된 하드웨어에서 데이터 패스부는 웨이블릿 변환과 역변환을 수행하는 DWT 커널(Kernel)부, 양자화기 및 역양자화기, 허프만 엔코더 및 디코더, 웨이블릿 역변환 시 계수의 덧셈을 수행하는 덧셈기 및 버퍼, 그리고 입출력을 위한 인터페이스와 버퍼로 구성하였다. 제어부는 프로그래밍 레지스터와 명령어를 디코딩하여 제어 신호를 생성하는 주 제어부, 그리고 상태를 외부로 알리는 상태 레지스터로 구성된다. 프로그래밍 조건에 따라서 영상을 압축할 때의 출력은 웨이블릿 계수, 양자화 계수 혹은 양자화 인덱스, 그리고 허프만 코드 중에서 선택하여 발생할 수 있고 영상을 복원할 때의 출력은 허프만 디코딩 결과, 복원된 양자화 계수 그리고 복원된 웨이블릿 계수 중에서 선택하여 발생할 수 있다. 프로그래밍 레지스터는 총 16개로 구성되어 있는데 각각이 한번의 수직 혹은 수평 방향의 웨이블릿 변환을 수행할 수 있고 각각의 레지스터들이 차례대로 동작하기 때문에 4 레벨의 웨이브릿 변환을 한번의 프로그래밍으로 수행가능하다. 구현된 하드웨어는 Hynix 0.35m CMOS 공정의 합성 라이브러리를 가지고 Synopsys 합성툴을 이용하여 게이트 레벨의 네트리스트(Netlist)를 추출하였고 이 네트리스트로부터 Vela 툴을 이용하여 타이밍정보를 추출하였다. 추출된 네트리스트와 타이밍정보(sdf 파일)를 입력으로 하여 NC-Verilog를 이용하여 타이밍 시뮬레이션을 수행하여 구현된 회로를 검증하였다. 또한 Apollo 툴을 이용하여 PNR(Place and route) 및 레이아웃을 수행하였다. 구현된 회로는 약 5만 게이트의 적은 하드웨어 자원을 가지고 최대 80MHz에서 동작 가능하였다.

비파괴검사 분야에서 방사선원의 위치 확인을 위한 산화납 기반 방사선 검출기 설계에 관한 연구 (The Study on Design of lead monoxide based radiation detector for Checking the Position of a Radioactive Source in an NDT)

  • 안기정
    • 한국방사선학회논문지
    • /
    • 제11권4호
    • /
    • pp.183-188
    • /
    • 2017
  • 최근, 감마선 조사기의 자동 원격 조사 제어기가 오동작하여 방사선작업종사자가 방사선 피폭 사고가 지속적으로 보고되고 있다. 이에 NDT 분야에서는 방사선에 대한 잠재적 사고를 미연에 방지하기 위한 방사선원 모니터링 시스템 구축에 많은 시간과 재원을 투자하고 있다. 이에 본 연구에서는 다양한 비파괴검사장비에 범용적으로 적용할 수 있는 방사선원 위치 모니터링 시스템의 개발을 위한 선행연구로써 몬테카를로 시뮬레이션을 통해 산화납 기반 방사선 검출기에 대한 감마선 응답 특성을 모의 추정하였다. 연구 결과, 방사선 검출기의 최적화 두께는 방사선원에서 방사되는 감마선 에너지에 따라 상이하며 에너지가 증가함에 따라 최적화 두께가 점차 증가하는 것으로 나타났다. 결론적으로 PbO 기반 방사선 검출기의 최적화 두께는 Ir-192에 대하여 $200{\mu}m$, Se-75 $150{\mu}m$, Co-60 $300{\mu}m$로 분석되었다. 이러한 연구 결과를 바탕으로 범용적으로 적용하기 위하여 2차 전자 평형을 고려한 PbO 기반 방사선 검출기의 적절한 두께는 $300{\mu}m$로 평가되었다. 이러한 결과는 차후 다양한 NDT 장비에 범용적으로 적용하기 위한 방사선원 위치 모니터링 시스템을 개발 시 방사선 검출기에서 요구되는 적절한 두께를 결정하는데 있어 기초자료로 활용될 수 있을 것으로 사료된다.

소면적 32-bit 2/3단 파이프라인 프로세서 설계 (Low-Gate-Count 32-Bit 2/3-Stage Pipelined Processor Design)

  • 이광민;박성경
    • 전자공학회논문지
    • /
    • 제53권4호
    • /
    • pp.59-67
    • /
    • 2016
  • 각종 계량기, 웨어러블 디바이스 등의 사물에 통신기능을 내장하여 인터넷에 연결하는 사물인터넷 (Internet of Things or IoT) 기술의 발전과 함께, 이에 사용 가능한 소면적 임베디드 프로세서에 대한 수요가 증가하고 있다. 본 논문에서는 이러한 사물인터넷 분야에 사용 가능한 소면적 32-bit 파이프라인 프로세서인 Juno를 소개한다. Juno는 즉치 값 확장이 편리한 EISC (extendable instruction set computer) 구조이며, 파이프라인의 데이터 의존성을 줄이기 위해 2/3단 파이프라인 구조를 택하였다. PC (program counter) 레지스터와 두 개의 파이프라인 레지스터만을 컨트롤함으로써 전체 파이프라인을 컨트롤할 수 있는 간단한 구조의 소면적 파이프라인 컨트롤러를 갖는다. 무선 통신에 필요한 암호화 등의 연산을 수행하기 위한 $32{\times}32=64$ 곱셈 연산, 64/32=32 나눗셈 연산, $32{\times}32+64=64$ MAC 연산, 32*32=64 Galois 필드 곱셈 연산을 모두 지원하지만, 모든 연산기를 선택적으로 구현하여 필요에 따라서는 면적을 줄이기 위해 일부 연산기를 제외하고도 프로세서를 재합성할 수 있다. 이 경우 정수 코어의 gate count는 12k~22k 수준이고, 0.57 DMIPS/MHz와 1.024 Coremark/MHz의 성능을 보인다.

안전하지 않은 I/O핀 노이즈 환경에서 MCU 클럭 보호를 위한 자동 온칩 글리치 프리 백업 클럭 변환 기법 (Automatic On-Chip Glitch-Free Backup Clock Changing Method for MCU Clock Failure Protection in Unsafe I/O Pin Noisy Environment)

  • 안중현;윤지애;조정훈;박대진
    • 전자공학회논문지
    • /
    • 제52권12호
    • /
    • pp.99-108
    • /
    • 2015
  • 클럭 펄스에 동기 되어 동작하는 임베디드 마이크로컨트롤러는 미션 크리티컬한 응용환경에서 입력 클럭에 가해지는 급격한 전기적 왜란의 영향에 의해 오동작이 발생되기 쉽다. 다양한 외부 전기적 노이즈에 대한 내성 있는 시스템 동작이 요구되며 시스템 클럭 관점에서 견고한 회로 디자인 기술이 점차 중요한 이슈가 되고 있다. 본 논문에서는 이러한 시스템의 비이상적인 상황을 방지하기 위해 자동 클럭 에러 검출을 위한 온 칩클럭 컨트롤러 구조를 제안한다. 이를 위해 에지 검출기, 노이즈 제거기와 글리치 프리 클럭 스위칭 회로를 적용하였고, 에지 검출기는 입력 클럭의 비이상적인 저주파수 상태를 검출하는데 사용 되었으며, 딜레이 체인 회로를 이용한 클럭 펄스의 노이즈 제거기는 글리치 성분을 검출 할 수 있도록 하였다. 이렇게 검출된 입력 클럭의 비이상적인 상황은 글리치 프리 클럭 변환기에 의해 백업 클럭으로 스위칭하게 된다. 회로 시뮬레이션을 통해 제안된 백업 클럭 변환기의 동작을 검증하였고 테스트환경에서 방사노이즈를 인가하였을 때 시스템 클럭의 내성에 대한 주파수 특성을 평가하였다. 본 기법을 범용 MCMCU 구조에 추가적으로 적용하여 작은 하드웨어의 추가만으로도 시스템 클럭의 안전성을 확보하는 하나의 방법을 제시한다.

FPGA를 이용한 다채널 비동기 통신용 IC 설계 (The Design of Multi-channel Asynchronous Communication IC Using FPGA)

  • 옥승규;양오
    • 대한전자공학회논문지SD
    • /
    • 제47권1호
    • /
    • pp.28-37
    • /
    • 2010
  • 본 논문에서는 FPGA와 VHDL을 이용하여 다채널 비동기 통신용 IC를 설계하였다. 기존에 상용되고 있는 대부분의 비동기 통신용 IC들은 최대 1~2채널(Channel)로 구성되어 있다. 따라서 2채널 이상의 통신 시스템을 구성할 때 원가가 높아지고 구현하기도 복잡해진다. 그리고 매우 적은 송수신 버퍼(Buffer)를 가지고 있으므로 고속으로 대용량의 데이터를 전송할 경우 마이크로프로세서에 걸리는 부하가 많아지게 된다. 이러한 문제를 해결하기 위해 본 논문에서는 비동기 통신 채널 8개를 단 한개의 IC로 설계하여 원가 절감 및 기능과 성능을 향상 시키도록 설계하였으며, 송수신 버퍼의 크기를 각각 256 바이트로 설계함으로써 고속의 통신을 가능하게 하였다. 또한 통신시 오동작을 방지하기 위해 디지털(Digital) 필터 및 첵섬(Check-sum) 로직을 설계하여 신뢰성을 향상시켰으며, 채널 먹스 로직을 설계하여 각 채널별 입/출력을 자유롭게 선택하도록 하여 통신 채널에 대한 입/출력 포트를 유연하게 사용할 수 있도록 설계하였다. 이와 같이 설계된 다채널 비동기 통신 IC를 ALTERA사의 Cyclone II Series EP2C35F672C8과 QuartusII V8.1을 이용하여 로직을 합성 및 시뮬레이션 하였다. QuartusII 시뮬레이션과 실험에서 성공적으로 수행되었으며, 설계된 IC의 우수성을 보이기 위해 비동기 통신 칩으로 많이 사용되고 있는 TI(Texas Instruments)사의 TL16C550A, ATMEL사의 ATmega128 범용 마이크로 콘트롤러와 수행시간 및 성능을 비교하여 본 논문에서 설계된 다채널 비동기 통신용 IC의 우수함을 확인하였다.

실사기반 디지털 홀로그래픽 비디오의 실시간 생성을 위한 하드웨어의 설계 (A New Hardware Design for Generating Digital Holographic Video based on Natural Scene)

  • 이윤혁;서영호;김동욱
    • 전자공학회논문지
    • /
    • 제49권11호
    • /
    • pp.86-94
    • /
    • 2012
  • 본 논문에서는 고속으로 홀로그램을 생성할 수 있는 하드웨어의 구조를 제안하고 이를 구현하였다. 제안한 하드웨어는 홀로그램 평면의 행 단위로 병렬 연산을 수행할 수 있는 구조를 가지고 있고, 한 행의 각 홀로그램 화소들이 독립적으로 연산될 수 있는 알고리즘을 이용하였다. 이러한 연산 방법을 통해서 홀로그램 생성 하드웨어서 가장 문제가 되는 메모리 접근량을 대폭 감소시킴으로써 하드웨어 처리능력의 실시간성을 대폭 향상시켰다. 제안한 하드웨어는 입력 인터페이스, 초기 파라미터 연산기, 홀로그램 화소 연산기, 라인 버퍼, 그리고 메모리 제어기로 구성된다. 제안한 하드웨어는 기존의 하드웨어와 동일한 처리 능력을 가지면서도 메모리 접근횟수는 약 20,000배 감소시킬 수 있었다. 구현한 하드웨어는 198MHz에서 안정적으로 동작할 수 있었고, 168,960개의 LUT, 153,944개의 레지스터, 그리고 19,212개의 DSP 블록을 사용하였다.

시변 가변차단주파수 저역통과필터를 이용한 심전도 고주파 잡음의 제거 (High Frequency Noise Reduction in ECG using a Time-Varying Variable Cutoff Frequency Lowpass Filter)

  • 최안식;우응제;박승훈;윤영로
    • 대한의용생체공학회:의공학회지
    • /
    • 제25권2호
    • /
    • pp.137-144
    • /
    • 2004
  • 심전도 신호에는 근 잡음과 전원잡음 둥의 잡음이 섞이는 경우가 많다. 이러한 잡음들은 심전도 신호의 주요 주파수 성분에 비하여 상대적으로 고주파 성분이지만 전체적으로 보면 주파수 스펙트럼이 중첩된다. 본 논문에서는 연속적으로 변하는 차단주파수를 가지는 시변 저역통과 디지털필터를 이용하여 원신호의 왜곡을 최소화하면서 잡음을 제거하는 신호처리 방법에 대하여 기술한다 이 필터는 차단주파수 제어기와 가변차단주파수 저역통과필터로 구성된다. 차단주파수 제어기는 잡음이 포함된 심전도 신호로부터 신호의 기울기를 이용하여 차단주파수 제어 신호를 생성한다. 가변차단주파수 저역통과필터의 구현을 위해서 본 논문에서는 컨벡스 조합 필터와 계수보간 필터로 불리는 새로운 두 가지 필터 설계방법을 제안하였으며, 이 두 가지 방법을 이용함으로써 저역통과필터의 차단주파수를 임의의 제한된 구간에서 연속적으로 변화시키는 것이 가능하였다. 고주파 잡음이 첨가된 심전도 신호에서 가변차단주파수 저역통과필터의 잡음 제거 능력이 우수함을 보였으며, 본 논문에서 제안된 가변차단주파수 저역퉁과필터는 심전도 신호의 전처리에 유용하게 사용되어질 것으로 판단된다. 특히, 제어된 환경이 아닌 일상생활 환경에서 심전도를 측정하는 재택건강관리 시스템에서 신호의 품질을 개선하는 데에 효과가 있을 것으로 기대한다.

고속도로 합류점 주행을 위한 강건 모델 예측 기법 기반 자율주행 차선 변경 알고리즘 개발 (Automated Driving Lane Change Algorithm Based on Robust Model Predictive Control for Merge Situations on Highway Intersections)

  • 채흥석;정용환;민경찬;이명수;이경수
    • 대한기계학회논문집A
    • /
    • 제41권7호
    • /
    • pp.575-583
    • /
    • 2017
  • 본 논문에서는 고속도로의 합류지점 상황에서 자율주행을 위한 운전 모드 결정 알고리즘의 개발 및 평가를 진행하였다. 합류 상황을 위한 자율주행 알고리즘 개발에 있어 적절하게 합류를 결정하는 운전 모드 결정이 필수적이다. 운전자 모드는 총 2가지로 차선 유지, 차선 변경(합류)이다. 합류 모드 결정은 주변 차량의 정보 및 합류 차선에 남은 거리를 기반으로 결정된다. 합류 모드 결정 알고리즘에서는 합류 가능 여부를 판단하고 합류가 가능할 때, 안전하고 빠르게 합류하기 위한 최적의 위치를 찾는다. 안전 주행 영역은 주변 차량의 정보 및 주행 모드를 기반으로 정의된다. 안전 주행 영역으로 자율주행 차량을 유지하기 위한 조향각과 종방향 가속도를 얻기 위해 여러 제한 조건이 더해진 강건 모델 예측기법이 사용되었다. 본 논문에서 제안된 알고리즘은 컴퓨터 시뮬레이션을 이용해 검증되었다.