DOI QR코드

DOI QR Code

Low-Gate-Count 32-Bit 2/3-Stage Pipelined Processor Design

소면적 32-bit 2/3단 파이프라인 프로세서 설계

  • 이광민 (부산대학교 전자공학과) ;
  • 박성경 (부산대학교 전자공학과)
  • Received : 2015.11.04
  • Accepted : 2016.04.01
  • Published : 2016.04.25

Abstract

With the enhancement of built-in communication capabilities in various meters and wearable devices, which implies Internet of things (IoT), the demand of small-area embedded processors has increased. In this paper, we introduce a small-area 32-bit pipelined processor, Juno, which is available in the field of IoT. Juno is an EISC (Extendable Instruction Set Computer) machine and has a 2/3-stage pipeline structure to reduce the data dependency of the pipeline. It has a simple pipeline controller which only controls the program counter (PC) and two pipeline registers. It offers $32{\times}32=64$ multiplication, 64/32=32 division, $32{\times}32+64=64$ MAC (multiply and accumulate) operations together with 32*32=64 Galois field multiplication operation for encryption processing in wireless communications. It provides selective inclusion of these algebraic logic blocks if necessary in order to reduce the area of the overall processor. In this case, the gate count of our integer core amounts to 12k~22k and has a performance of 0.57 DMIPS/MHz and 1.024 Coremark/MHz.

각종 계량기, 웨어러블 디바이스 등의 사물에 통신기능을 내장하여 인터넷에 연결하는 사물인터넷 (Internet of Things or IoT) 기술의 발전과 함께, 이에 사용 가능한 소면적 임베디드 프로세서에 대한 수요가 증가하고 있다. 본 논문에서는 이러한 사물인터넷 분야에 사용 가능한 소면적 32-bit 파이프라인 프로세서인 Juno를 소개한다. Juno는 즉치 값 확장이 편리한 EISC (extendable instruction set computer) 구조이며, 파이프라인의 데이터 의존성을 줄이기 위해 2/3단 파이프라인 구조를 택하였다. PC (program counter) 레지스터와 두 개의 파이프라인 레지스터만을 컨트롤함으로써 전체 파이프라인을 컨트롤할 수 있는 간단한 구조의 소면적 파이프라인 컨트롤러를 갖는다. 무선 통신에 필요한 암호화 등의 연산을 수행하기 위한 $32{\times}32=64$ 곱셈 연산, 64/32=32 나눗셈 연산, $32{\times}32+64=64$ MAC 연산, 32*32=64 Galois 필드 곱셈 연산을 모두 지원하지만, 모든 연산기를 선택적으로 구현하여 필요에 따라서는 면적을 줄이기 위해 일부 연산기를 제외하고도 프로세서를 재합성할 수 있다. 이 경우 정수 코어의 gate count는 12k~22k 수준이고, 0.57 DMIPS/MHz와 1.024 Coremark/MHz의 성능을 보인다.

Keywords

References

  1. Elgar Fleisch, "What is the Internet of Things? - An Economic Perspective," Auto-ID Labs White Paper WP-BIZAPP-053, Jan. 2010
  2. Wikipedia. ARM architecture, 2012. http://en.wikipedia.org/wiki/ARM_architecture
  3. http://www.arm.com
  4. http://www.cortus.com
  5. Simon jiang, Frankwell lin, "The best SoC solution with AndesCore and Andes's platform", 2012 International Symposium on VLSI Design, Automation, and Test (VLSI-DAT), pp. 1-4, April 2012
  6. http://www.ensilica.com
  7. Tom R. Halfhill, "Tensilica's preconfigured cores", March. 2006
  8. Hyun-Gyu Kim, Dae-Young Jung, Hyun-Sup Jung, Young-Min Chio, Jung-Su Han, Byung-Gueon Min, and Hyeong-Cheol Oh, "AE32000B: A Fully Synthesizable 32-Bit Embedded Microprocessor Core," ETRI J., vol.25, no.5, Oct. 2003, pp.337-344. https://doi.org/10.4218/etrij.03.0303.0008