• 전자공학회논문지A
• /
• 제33A권10호
• /
• pp.22-27
• /
• 1996

A digital logic demodulator for binary FSK signals is presented. The operation is based on the quadricorrelator which is known as an ideal frequency detector. The demodulator is especially suitable for high-speed application, and it can be easily implemented in integrated circuit. Computer simulation results show that the performance of the receiver with digital demodulator converges to that of analog quadricorrelator receiver as the number of mixing axes is increased and the optimum bandwidth depending on a modulation index is slightly wider than that of analog demodulator.

• Journal of Electrical Engineering and information Science
• /
• 제3권2호
• /
• pp.139-144
• /
• 1998

This paper describes the design of a variable rate QPSK demodulator for digital satellite TV system. This true variable-rate demodulator employs a unique architecture to realize an all digital synchronization and detection algorithm. Data-flow based design approach enabled a seamless transition from high level design optimization to physical layout. The demodulator has been integrated with Viterbi decoder, de-interleaver, and Ree-Solomon decoder to make a single chip Digital Video Broadcast (DVB) receiver. The receiver IC has been fabricated with a 0.5mm CMOS TLM process and proved fully functional in a real-world set-up.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(2)
• /
• pp.249-252
• /
• 2001

The paper describes the physical design flow of QPSK Demodulator in operating 60MHz. It includes problems and issues of each design flow, verification process for physical layout.

• 한국정보통신학회논문지
• /
• 제7권2호
• /
• pp.194-200
• /
• 2003

본 논문에서는 주파수 도약 대역확산시스템에서 널리 적용되는 FSK복조기를 설계하고 실험 결과를 분석하였다. FSK 복조회로에 있어서 가장 중요한 부분인 ADPLL의 성능을 소프트웨어를 이용하여 분석하였다. 이 분석을 토대로 Altera사에서 제공하는 Maxplus-II 툴을 이용하여 각 구성 회로를 설계하였으며 EPM7064SLC44-10 chip으로 집적화 하였다. 시뮬레이션 결과와 구현된 회로의 특성을 비교 분석하였다. 결과에 있어서 PLL의 시상수는 약 2${\mu}\textrm{s}$의 차이가 발생하였다. 이 차이는 FSK복조회로에 있어서는 큰 영향을 주지 않는다. 실험결과를 보면 FSK 변조된 신호는 기준 신호와 위상 차가 180$^{\circ}$인 경우에도 설계된 회로에 의해 잘 복조 됨을 관찰할 수 있었다.

• 한국전자파학회논문지
• /
• 제10권1호
• /
• pp.22-31
• /
• 1999

기존 RZ-SSB 복조기는 리미터.FM 복조기와 고차 왜곡 성분을 제거하는 Linearizer로 구성되어 있다. 이 중 기존방식의 Linearizer에는 힐버트 변환기가 포함되고 이로 인하여 힐버트 변환의 특성이 전체 Linearizer 특성을 결정하게 된다. 그러나 실제 항공이동통신에서 완전한 힐버트 변환기를 설계하는 것은 매우 어렵다. 이에 본 연구에서는 힐버트 변환기를 사용하지 않는 RZ-SSB 복조기를 설계하였다. 또한 항공전자시스템의 특성으로 RZ -SSB 방식의 근원적인 단점이 극복될 수 있고 제안한 본 방식을 사용하여 장거리 항공통신 적 용이 가능함을 제시한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(1)
• /
• pp.81-84
• /
• 2000

This paper has been studied the design of 16-QAM demodulator used in broadband wireless local loop subscriber station. In B-WLL systems, transmission signal experience the inter symbol interference(ISI) due to multipath, frequency offset of RF/IF local oscillator and phase offset. In this paper, we discuss the effective data recovery algorithm for 16-QAM demodulator to compensate the distorted signal from ISI, frequency offset and phase offset.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2007년도 하계종합학술대회 논문집
• /
• pp.129-130
• /
• 2007

I/Q demodulator is designed using RC-CR quadrature divider with two balanced mixer for WLAN applications. The I/Q demodulator has low power dissipation, good I/Q mismatch, a good isolation and conversion loss. The measured results shows close agreement with the predicted performance.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(1)
• /
• pp.85-88
• /
• 2000

In order to resolve problems according to the phase error in QPSK demodulator of the digital communication systems. The demodulator requires carrier recovery loop which searches for the frequency and phase of the carrier. In this paper the complexity of implementation is reduced by the reduction into half of the number of the multiplier in filter structure of the conventional carrier recovery loop, and as the drawback of NCO of the conventional carrier recovery loop wastes a amount of power for the structure of lookup table , We designed the structure of combinational logic without the lookup table. In the comparison with dynamic power of the proposed NCO, the power of NCO with the lookup table is 175㎼, NCO with the proposed structure is 24.65㎼. As the result, it is recognized that about one eight of loss power is reduced. In the simulation of carrier recovery loop designed QPSK demodulator, it is known that the carrier phase is compensated.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제11권4호
• /
• pp.256-261
• /
• 2011

We demonstrate 3-Gb/s wireless link using a 60-GHz receiver front-end fabricated in $0.25-{\mu}m$ SiGe:C bipolar complementary metal oxide semiconductor (BiCMOS) and a mixed-mode quadrature phase-shift keying (QPSK) demodulator fabricated in 60-nm CMOS. The 60-GHz receiver consists of a low-noise amplifier and a down-conversion mixer. It has the peak conversion gain of 16 dB at 62 GHz and the 3-dB intermediate-frequency bandwidth of 6 GHz. The demodulator using 1-bit sampling scheme can demodulate up to 4.8-Gb/s QPSK signals. We achieve successful transmission of 3-Gb/s data in 60 GHz through 2-m wireless link.

• 한국전자파학회논문지
• /
• 제20권8호
• /
• pp.770-776
• /
• 2009

본 논문에서는 일반적인 six-port 수신기의 한 구성 성분인 BPSK 수신기와 반사형 위상 천이기를 이용하여 QPSK 신호를 복조하는 방법을 제안, 검증하고자 한다. 기존의 일반적인 곱셈 혼합 방식이나 덧셈 혼합 방식의 I/Q 복조기는 혼합기부터 parallel-to-serial 변환기까지 I/Q 경로가 분리되어 있다. 본 논문에서는 I/Q baseband 신호 경로의 분리가 없는 새로운 I/Q 복조기를 제안한다. 이는 일반적인 수신기에 비하여 baseband 경로의 회로 크기와 전력 소모를 반으로 줄일 수 있는 장점이 있다. 또한, 데이터 복조 후 parallel-to-serial 변환기가 사용될 필요가 없다. 설계된 복조기 모듈은 L-band 반송파 주파수의 데이터 율 20 Mbps까지의 QPSK 변조 신호를 성공적으로 복조하였다.