• JSTS:Journal of Semiconductor Technology and Science
• /
• 제11권4호
• /
• pp.336-343
• /
• 2011

This paper introduces a simple variable gain amplifier (VGA) structure that shows an inherently dB-linear gain control property. Requiring no additional components for dB-linear control, the structure is compact and power efficient. The designed two-stage VGA shows a gain control range of 60dB with the gain error in the range of ${\pm}0.4$ dB. The power consumption including the output buffer is 20.4 mW from 1.2 V supply voltage with bandwidth of 630 MHz. The prototype was fabricated in a 0.13 ${\mu}m$ CMOS process and the VGA core occupies 0.06 $mm^2$.

• 대한전자공학회논문지SD
• /
• 제48권7호
• /
• pp.23-29
• /
• 2011

본 논문에서는 GPS 수신기를 위한 dB-선형 특성이 개선된 가변 이득 증폭기 회로를 제안한다. 제안된 dB-선형 전류 발생기는 dB-선형성 오차가 ${\pm}0.15$dB 이내로 개선되었다. 개선된 dB-선형 전류 발생기를 사용하여 GPS 수신기를 위한 가변 이득 증폭기를 설계였다. GPS 수신기의 IF 주파수는 4MHz를 가정하였고, 선형성 요구조건을 도출하여 만족하기 위해 최소 이득일때 24dBm의 IIP3를 만족하도록 하였다. 가변이득 증폭기는 3단으로 구성되어 있으며 DC-오프셋 제거 루프를 통하여 회로의 오프셋 전압을 보상하였다. 설계된 가변 이득 증폭기의 이득은 -8dB~52dB의 범위를 가지며 이득의 dB-선형성은 ${\pm}0.2$dB 이내를 충족한다. 3-dB 주파수 대역폭은 이득에 따라 35MHz~106MHz를 보인다. 가변 이득 증폭기는 CMOS 0.18${\mu}m$ 공정을 이용하여 설계되었으며 전력은 1.8V 전원 전압에서 3mW를 소비한다.

• 대한전자공학회논문지SD
• /
• 제44권8호
• /
• pp.16-21
• /
• 2007

본 논문은 구조물 모니터링을 위한 광섬유 센서 시스템의 수신단 응용을 위한 CMOS 기반의 가변 이득 증폭기 집적회로 설계에 초점을 두고 있다. 차동증폭기와 선형 linear-in-dB 제어기를 사용한 3단 가변 이득 증폭기를 제시하였다. 제안된 가변이득 증폭기는 전류의 비에 의해 증폭기의 이득이 linear-in-dB 하게 조절되는 일반적인 가변 이득 증폭기의 변형된 형태이다. 본 논문에서 제안된 가변 이득 증폭기는 1.5 dB의 간격으로 77 dB의 다이내믹 영역을 가졌다. 이득오차는 77 dB 다이내믹 영역에서 1.5 dB 이하를 얻었다. 동작범위는 10 MHz를 얻었으며, 단일 1.8 V 전압에서 13.8 mW의 전력소모 특성을 보였다. 이 가변 이득 증폭기는 Magnachip 사의 $0.18{\mu}m$ CMOS 공정을 사용하여 구현되었으며, 유효면적은 $430{\mu}m{\times}350{\mu}m$ 이었다. 제안된 가변 이득 증폭기는 구조물 모니터링을 위한 광섬유 센서 시스템의 수신단에 적용이 가능하였다 측정 결과에 따라 제안된 방법은 다이내믹 영역의 증대와 좋은 linear-in-dB 특성 관점에서 유효하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권5호
• /
• pp.579-587
• /
• 2014

This paper presents a variable gain amplifier (VGA) for an analog front-end (AFE) of ultrasound medical imaging. This VGA has a closed-loop topology and shows a 37-dB-linear characteristic with a single-stage amplifier. It consists of an op-amp, a non-binary-weighted capacitor array, and a gain-control block. This non-binary-weighted capacitor array reduces the required number of capacitors and the complexity of the gain-control block. The VGA has been fabricated in a 0.35-mm CMOS process. This work gives the largest gain range of 37 dB per stage, the largest P1 dB of 9.5 dBm at the 3.3-V among the recent VGA circuits available in the literature. The voltage gain is controlled in the range of [-10, 27] dB in a linear-in-dB scale with 16 steps by a 4-bit digital code. The VGA has a bandpass characteristic with a passband of [20 kHz, 8 MHz].

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권4호
• /
• pp.318-330
• /
• 2013

This paper presents a high-linearity low-noise small-size programmable gain amplifier (PGA) based on a new low-noise low-distortion differential amplifier and a proposed reconfiguration technique. The proposed differential amplifier combines an inverter-based differential pair with an adaptive biasing circuit to reduce noise and distortion. The reconfiguration technique saves the chip size by half by utilizing the same differential pair for the input transconductance and load-stage, interchangeably. Fabricated in $0.18-{\mu}m$ CMOS, the proposed PGA shows a dB-linear control range of 21dB in 16 steps from -11 dB to 10 dB with a gain error of less than ${\pm}0.33$ dB, an IIP3 of 7.4~14.5 dBm, a P1dB of -7~1.2 dBm, a noise figure of 13dB, and a 3-dB bandwidth of 270MHz at the maximum gain, respectively. The PGA occupies a chip area of $0.04mm^2$ and consumes only 1.3 mA from the 1.8 V supply.

• ETRI Journal
• /
• 제33권6호
• /
• pp.897-903
• /
• 2011

A hybrid ${\Delta}{\Sigma}$ modulator for audio applications is presented in this paper. The pulse generator for digital-to-analog converter alleviates the requirement of the external clock jitter and calibrates the coefficient variation due to a process shift and temperature changes. The input resistor network in the first integrator offers a gain control function in a dB-linear fashion. Also, careful chopper stabilization implementation using return-to-zero scheme in the first continuous-time integrator minimizes both the influence of flicker noise and inflow noise due to chopping. The chip is implemented in a 0.13 ${\mu}m$ CMOS technology (I/O devices) and occupies an active area of 0.37 $mm^2$. The ${\Delta}{\Sigma}$ modulator achieves a dynamic range (A-weighted) of 97.8 dB and a peak signal-to-noise-plus-distortion ratio of 90.0 dB over an audio bandwidth of 20 kHz with a 4.4 mW power consumption from 3.3 V. Also, the gain of the modulator is controlled from -9.5 dB to 8.5 dB, and the performance of the modulator is maintained up to 5 nsRMS external clock jitter.

• ETRI Journal
• /
• 제46권4호
• /
• pp.708-715
• /
• 2024

We propose a 10-GHz 2 × 2 phased-array radio frequency (RF) receiver with an 8-bit linear phase and 15-dB gain control range using 65-nm complementary metal-oxide-semiconductor technology. An 8 × 8 phased-array receiver module is implemented using 16 2 × 2 RF phased-array integrated circuits. The receiver chip has four single-to-differential low-noise amplifier and gain-controlled phase-shifter (GCPS) channels, four channel combiners, and a 50-Ω driver. Using a novel complementary bias technique in a phase-shifting core circuit and an equivalent resistance-controlled resistor-inductor-capacitor load, the GCPS based on vector-sum structure increases the phase resolution with weighting-factor controllability, enabling the vector-sum phase-shifting circuit to require a low current and small area due to its small 1.2-V supply. The 2 × 2 phased-array RF receiver chip has a power gain of 21 dB per channel and a 5.7-dB maximum single-channel noise-figure gain. The chip shows 8-bit phase states with a 2.39° root mean-square (RMS) phase error and a 0.4-dB RMS gain error with a 15-dB gain control range for a 2.5° RMS phase error over the 10 to10.5-GHz band.

• 한국통신학회논문지
• /
• 제31권3A호
• /
• pp.356-359
• /
• 2006

A monolithic SiGe HBT variable gain driver amplifier(VGDA) with high dB-linear gain control and high linearity has been developed as a driver amplifier with ground-shielded microstrip lines for 5-GHz transmitters. The VGDA consists of three blocks such as the cascode gain-control stage, fixed-gain output stage, and voltage control block. The circuit elements were optimized by using the Agilent Technologies' ADSs. The VGDA was implemented in STMicroelectronics' 0.35${\mu}m$ Si-BiCMOS process. The VGDA exhibits a dynamic gain control range of 34 dB with the control voltage range from 0 to 2.3 V in 5.15-5.35 GHz band. At 5.15 GHz, maximum gain and attenuation are 10.5 dB and -23.6 dB, respectively. The amplifier also produces a 1-dB gain-compression output power of -3 dBm and output third-order intercept point of 7.5 dBm. Input/output voltage standing wave ratios of the VGDA keep low and constant despite change in the gain-control voltage.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.323-326
• /
• 1998

A LNA(Low Nosise Amplifer) module for the Ka-band satellite transponder has been developed, which is composed of developed two MMIC chips and 50$\Omega$ line. This LNA exhibited noise figure less than 3.12dB, linear gain higher than 32dB from 30.085GHz to 30.885GHz frequency range. Temperature test from $20^{\circ}to$ $60^{\circ}C$ of the LNA Module showed very small noise figure and linear gain variation of 0.2 dB and 0.4dB.

• 한국통신학회논문지
• /
• 제19권9호
• /
• pp.1793-1801
• /
• 1994

본 논문에서는 직렬 연결된 N-단 증폭기의 1dB 이득 억압점을 예측하기 위한 새로운 방법을 제안한다. 제안된 방법은 각 증폭기 제작사로부터 제공된 스칼라 데이터를 사용하여 각 증폭기의 입출력 전력 전달함수를 산출하고 이것을 각 증폭기의 입출력이 정합되었다는 가정하에 스칼라 형태로 곱함으로써 서브 시스템의 입출력 전력 전달 함수를 산출한다. 이렇게 구해진 전달 함수를 이용하여 역으로 서브 시스템의 1dB 이득 억압점을 예측할 수 있다. 제안된 방법은 스칼라 데이타의 수에 관계없이 사용할 수 있는 일반적인 방법이지만 본 논문에서는 2개의 스칼라 데이타(선형 전력 이득, 1dB 이득 억압점)와 3개의 스칼라 데이타(선형 전력 이득, 1dB와 0.5dB 이득 억압점)만을 사용할 경우에 대해서만 각각 분석된다. 제안된 방법의 유용성을 확인하기 위해 Ku-band에서 동작하는 두개의 표본 증폭기를 사용하여 기존의 방법과 제안된 방법에 의한 예측 결과와 실험에 의해 측정된 결과를 서로 비교하기 위해 함께 제시한다.