• Journal of Power Electronics
• /
• 제13권5호
• /
• pp.896-908
• /
• 2013

Under high grid impedance conditions, it is difficult to guarantee the stability of grid-connected inverters with an LCL filter designed based on ideal grid conditions. In this paper, the theoretical basis for output impedance calculation is introduced. Based on the small-signal model, the d-d channel closed-loop output impedance models adopting the converter-side current control method and the grid-side current control method are derived, respectively. Specifically, this paper shows how to simplify the stability analysis which is usually complemented based on the generalized Nyquist stability criterion (GNC). The stability of each current-controlled grid-connected system is analyzed via the proposed simplified method. Moreover, the influence of the LCL parameters on the stability margin of grid-connected inverter controlled with converter-side current is studied. It is shown that the stability of grid-connected systems is fully determined by the d-d channel output admittance of the grid-connected inverter and the inductive component of the grid impedance. Experimental results validate the proposed theoretical stability analysis.

• 대한의용생체공학회:의공학회지
• /
• 제28권1호
• /
• pp.66-74
• /
• 2007

We have developed a multi-channel, multi-frequency EIT system with operating frequency of 10Hz to 500KHz. The number of digital voltmeters using phase-sensitive demodulation can be varied from 8 to 64 and we found that 16 and 32-channels are most practical. This paper describes the design, implementation, and construction of 16 and 32-channel systems. The performance of the system was thoroughly tested and we found that CMRR of the developed voltmeter is about 85dB with $100{\Omega}$ unbalancing series resistor. The SNR is greater than 99.6dB and the output impedance of the constant current source is $1{\Omega}W$ at least for all frequencies. Imaging experiments using a banana with frequency-dependent conductivity and permittivity show that frequency-difference imaging is possible using the developed system. Future works of animal and human experiments are discussed.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권3호
• /
• pp.312-318
• /
• 2016

This paper presents a 2-6 GHz GaN HEMT power amplifier monolithic microwave integrated circuit (MMIC) with bridged-T all-pass filters and output-reactance-compensation shorted stubs using the $0.25{\mu}m$ GaN HEMT foundry process that is developed by WIN Semiconductors, Inc. The bridged-T filter is modified to mitigate the bandwidth degradation of impedance matching due to the inherent channel resistance of the transistor, and the shorted stub with a bypass capacitor minimizes the output reactance of the transistor to ease wideband load impedance matching for maximum output power. The fabricated power amplifier MMIC shows a flat linear gain of 20 dB or more, an average output power of 40.1 dBm and a power-added efficiency of 19-26 % in 2 to 6 GHz, which is very useful in applications such as communication jammers and electronic warfare systems.

• 한국ITS학회 논문지
• /
• 제9권2호
• /
• pp.51-59
• /
• 2010

본 논문에서는 입력신호의 Peak to Average Power Ratio (PAR) 에 따라 원하는 출력전력 백-오프 (Output Power Back-Off, OPBO) 구간에서 최적의 효율특성을 가지는 반전 타입의 비대칭 도허티 전력증폭기의 설계 방법을 제안하였다. 원하는 OPBO 구간에서 비대칭 도허티 전력증폭기의 최적 효율특성을 얻기 위해 주 증폭기와 피킹 증폭기의 피크 전력비를 결정하였고 피크 전력비에 따른 $90^{\circ}$ 임피던스 변환기의 정확한 임피던스 값을 도출 하였다. 또한 비대칭 도허티 전력증폭기 설계시 최적의 성능을 얻기 위해 오프셋 라인의 길이와 전력 분배비를 계산하였다. 측정결과, 비대칭 도허티 전력증폭기는 CDMA 2000 1x 3-FA 테스트 신호에 대해서 평균 출력 전력 48.7 dBm에서 40%의 전력 효율과 -35 dBc의 인접 채널전력비를 얻었다.

• ETRI Journal
• /
• 제32권1호
• /
• pp.151-153
• /
• 2010

A highly efficient linear and compactly integrated series-type Doherty power amplifier (PA) has been developed for wideband code-division multiple access handset applications. To overcome the size limit of a typical Doherty amplifier, all circuit elements, such as matching circuits and impedance transformers, are fully integrated into a single monolithic microwave integrated circuit (MMIC). The implemented PA shows a very low idle current of 25 mA and an excellent power-added efficiency of 25.1% at an output power of 19 dBm by using an extended Doherty concept. Accordingly, its average current consumption was reduced by 51% and 41% in urban and suburban environments, respectively, when compared with a class-AB PA. By adding a simple predistorter to the PA, the PA showed an adjacent channel leakage ratio better than -42 dBc over the whole output power range.

• 한국ITS학회 논문지
• /
• 제10권5호
• /
• pp.99-104
• /
• 2011

본 논문에서 출력 전력 백-오프 구간을 확장하기 위한 고출력 고효율 불균형 도허티 전력 증폭기를 제안하였다. 제안된 불균형 전력증폭기는 기존의 대칭형 도허티 전력증폭기처럼 주 증폭기와 보조 증폭기에 같은 트랜지스터를 사용하는 구조이며 주 증폭기의 출력에 연결되어 있는 ${\lambda}/4$ 변환기의 임피던스를 변형하여서 구간을 확장할 수 있다. 제안된 불균형 도허티 전력증폭기는 기존의 백-오프 출력 구간을 확장하기 위한 비대칭 도허티 전력증폭기와 비교해서 구조가 더 간단함에도 불구하고 유사한 효율과 선형성 특성을 갖는다. 제안된 증폭기의 성능을 증명하기 위해서 CDMA2000 1FA 신호를 입력으로 사용하여 46 W 도허티 전력증폭기를 설계 및 제작하였다. 제작된 불균형 도허티 전력증폭기에서 35 %의 효율과 885 kHz 오프셋 주파수에서 ACPR -34 dBc 그리고 1.98 MHz 오프셋 주파수에서 ACPR -35.6 dBc를 얻었다.

• 한국전자파학회논문지
• /
• 제26권7호
• /
• pp.620-626
• /
• 2015

본 논문에서는 2차 전역통과 필터를 이용하여 입력정합을 수행하고, LC 병렬공진 회로를 이용하여 트랜지스터의 출력 리액턴스를 최소화하는 기법을 적용함으로써 2~6 GHz에서 동작하는 광대역 GaN 전력증폭기 MMIC를 설계 및 제작하였다. 광대역 손실정합을 위해 사용된 2차 전역통과 필터는 트랜지스터의 채널 저항 효과를 보상하기 위해 비대칭적 구조를 사용하였다. Win Semiconductors사의 $0.25{\mu}m$ GaN HEMT 파운드리 공정으로 제작된 MMIC 칩은 크기가 $2.6mm{\times}1.3mm$이며, 주파수 대역 내에서 약 13 dB의 평탄한 이득 특성과 10 dB 이상의 우수한 입력정합 특성을 보였다. 포화출력 조건에서 측정된 출력전력은 2~6 GHz에서 38.6~39.8 dBm의 값을 보였고, 전력부가효율은 31.3~43.4 %을 나타내었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -2
• /
• pp.1312-1315
• /
• 2002

This research describes the design of a fully integrated fractional-N frequency synthesizer intended for the local oscillator in IMT-2000 system using 0.18-$\mu\textrm{m}$ CMOS technology and 1.8-V single power supply. The designed fractional-N synthesizer contains following components. Modified charge pump uses active cascode transistors to achieve the high output impedance. A multi-modulus prescaler has modified ECL-like D flip-flop with additional diode-connected transistors for short transient time and high frequency operation. And phase-frequency detector, integrated passive loop filter, LC-tuned VCO having a tuning range from 1.584 to 2.4 ㎓ at 1.8-V power supply, and higher-order sigma-delta modulator are contained. Finally, designed frequency synthesizer provides 5 ㎒ channel spacing with -122.6 dBc/Hz at 1 ㎒ in the WCDMA band and total output power is 28 mW.

• 한국전자파학회논문지
• /
• 제30권2호
• /
• pp.104-110
• /
• 2019

본 논문에서는 long term evolution(LTE) 통신을 위한 900 MHz 대역에서 동작하는 CMOS 전력증폭기 집적회로 설계 결과를 제시한다. 출력단에서의 적은 손실을 위해 트랜스포머를 이용한 출력 정합 회로가 printed circuit board(PCB) 상에 구현되었다. 동시에, 2차 고조파 임피던스의 조정을 통해 전력증폭기의 고효율 동작을 달성하였다. 전력증폭기는 $0.18{\mu}m$ CMOS 공정을 이용하여 설계되었으며, 10 MHz의 대역폭 및 7.2 dB 첨두 전력 대 평균 전력비(PAPR)의 특성을 갖는 LTE up-link 신호를 이용하여 측정되었다. 제작된 전력증폭기 모듈은 평균 전력 24.3 dBm에서 34.2 %의 전력부가효율(PAE) 및 -30.1 dBc의 인접 채널 누설비(ACLR), 그리고 24.4 dB의 전력 이득을 갖는다.

• 대한전자공학회논문지SD
• /
• 제44권7호통권361호
• /
• pp.54-61
• /
• 2007

병렬 피드백을 이용하여 이득을 조절할 수 있는 저잡음 증폭기가 설계되었다. 설계된 저잡음 증폭기는 0.18um CMOS 공정으로 설계되었으며, 병렬 피드백은 커플링 캐패시터와 이득 제어 트랜지스터로 구성되어있다. 제안된 이득 제어 방법은 병렬 피드백에 연결된 이득 제어 트랜지스터의 채널 저항을 이용하였다. 측정 결과 $12\;dB{\sim}26.5\;dB$까지 총 38.5 dB의 이득 제어 범위를 가지고 있으며, 측정된 잡음지수는 약 4 dB이다. 소비 전력은 약 13.5mW였다. 측정된 잡음 지수의 경우 시뮬레이션과는 다르게 일반적인 저잡음 증폭기보다 높게 나타났지만, 다른 유사한 기술에 비해 훨씬 큰 동작 범위를 가지는 저잡음 증폭기가 구현하였다.