• 한국항해항만학회지
• /
• 제27권1호
• /
• pp.81-86
• /
• 2003

본 논문은 초고주파 전력증폭기용 LDMOS(Lateral double-diffused MOS) MRF-21060소자의 게이트 바이어스 전압을 조절하여 온도 변화에 따른 드레인(Drain) 전류의 변화를 억제하기 위한 PNP 트랜지스터를 사용하여 능도 바이어스 회로 구현하였다. MRF-21060을 구동하기 위한 방법으로서는 AH1과 평형증폭기인 A11을 사용하여 구동 증폭단을 설계.제작하였다. 제작된 5W 초고주파 전력증폭기는 0~$60^{\circ}C$까지의 온도변화에 대하여 소모전류 변화량이 수동 바이어스 회로에서 0.5A로 높은 반면, 능동 바이어스 회로에서는 0.1A이하의 우수한 특성을 얻었다. 전력증폭기는 2.11~2.17GHz주파수 대역에서 32dB 이상의 이득과 $\pm$0.09dB이하의 이득 평탄도가 나타났으며, -19dB이하의 입.출력 반사손실을 가진다.

• 한국전자파학회논문지
• /
• 제20권1호
• /
• pp.1-11
• /
• 2009

본 논문에서는 플라즈마 응용을 위 한 고효율 및 고안정성을 가지는 RF 발생기용 1 kW급 전력증폭기를 설계 및 제작하였다. 전력증폭기는 푸쉬풀 MOSFET 1개와 고전류 구동 IC로 구성하였으며, E급 증폭기의 구조를 사용함으로써 효율을 개선하였다. 플라즈마 응용에 적합하도록 전력증폭기에 선택적 감쇠기를 사용하여 3가지 모드로 동작하게 함으로써 효율과 안정성을 선택적으로 고려할 수 있도록 하였다. 초기 방전 구간의 불안정성을 개선하기 위하여 RF 발생기의 출력 안정영역을 선택적 감쇠기를 사용하여 전압정재파비(VSWR)를 3.8:1 미만보다 개선된 4.5:1 미만으로 확장하였다. 또한 기존에 적용되는 증폭기에 비하여 크기를 30 % 줄였으며, 주파수 13.56 MHz, 출력 1 kW에서 효율 80 %를 얻으므로 기존에 비하여 효율을 약 13 % 개선하였다.

• 대한전자공학회논문지
• /
• 제4권4호
• /
• pp.2-12
• /
• 1967

MOS 전계효과 transistor를 이용하여 직류착동증폭기를 설계하여 A 정도의 극미소직류전류를 측정하는 장치에 관한 연구이다. 등가회로를 이용하여 전압이득과 동상전압변별비를 주는 식을 유도하였으며 유효등가 source 저항을 대단히 높이기 위한 정전류원회로의 실현을 위한 해석을 하였다. 전압이득은 6.6, 상온에서의 drift는 하루에 1.5mv 정도이고 동상전압변별비는 최고 84db 이었다. 이것은 MOS transistor의 대단히 높은 입력저항의 특징을 살려 전잡상등에서 나오는 극미소직류전류의 측정을 간단하게 할 수 있게 하는 것이다.

• 대한전자공학회논문지SD
• /
• 제40권12호
• /
• pp.54-62
• /
• 2003

OTA를 이용한 전류-제어 인덕터를 시뮬레이션하기 위한 체계적인 합성 과정을 기술했다. 그 합성 과정을 통해 세 개의 시뮬레이티드 인덕터를 설계했고, 그 중에서 두 개는 새롭게 설계된 것이다. 또한, 이 합성 과정을 전류-제어 FDNR 설계에 적용했다. 설계된 회로들의 동작 원리를 제시했고, 실험을 통해 설계 이론의 타당성을 증명했다. FDNR을 전류-제어 대역-통과 여파기에 응용한 예도 제시했다.

• 대한기계학회:학술대회논문집
• /
• 대한기계학회 2008년도 추계학술대회A
• /
• pp.1265-1270
• /
• 2008

Electromigration is a one of a critical failure mechanism in microelectronic devices. Minimizing the thin film interconnections in microelectronic devices make high current densities at electrrical line. Under high current densities, an electromigration becomes critical problems in a microelectronic device. This phenomena under DC conditions was investigated with high temperature. The current density of 1.5MA/cm2 was stressed in interconnections under DC condition, and temperature condition $150^{\circ}C,\;175^{\circ}C,\;200^{\circ}C$. By increasing of thin film interconections, microelectronic devices durability is decreased and it gets more restriction by temperature. Electromigration makes electronic open by void induced, and hillock induced makes electronic short state.

• ETRI Journal
• /
• 제29권1호
• /
• pp.70-78
• /
• 2007

A new low-voltage CMOS interface circuit with digital output for piezo-resistive transducer is proposed. An input current sensing configuration is used to detect change in piezo-resistance due to applied pressure and to allow low-voltage circuit operation. A simple 1-bit first-order delta-sigma modulator is used to produce an output digital bitstream. The proposed interface circuit is realized in a 0.35 ${\mu}m$ CMOS technology and draws less than 200 ${\mu}A$ from a single 1.5 V power supply voltage. Simulation results show that the circuit can achieve an equivalent output resolution of 9.67 bits with less than 0.23% non-linearity error.

• 한국정보통신학회논문지
• /
• 제15권5호
• /
• pp.1119-1124
• /
• 2011

전류 컨베이어 회로의 동작은 연산증폭기와 유사하며, 우수한 선형성과 안정성을 가지고 있다. 이 논문에서는 전류 컨베이어 회로를 이용하여 주파수 신호를 아날로그 전압 신호로 변환하는 회로를 설계하였다. 회로는 공급전압 5volts에서 동작하도록 설계하였으며, HSPICE 시뮬레이션을 통하여 결과를 분석하였다. 회로의 동작 범위는 4kHz 이상 200kHz 이하의 주파수에서 출력 전압의 에러는 +2.5% ~ -1.3% 이내 이었다.

• 전기전자학회논문지
• /
• 제12권3호
• /
• pp.167-171
• /
• 2008

저항형 센서 브리지를 인터페이싱 하기 위한 저항 편차-주파수 변환기를 제시하였다. 이 변환기는 선형 연산 트랜스컨덕턴스 증폭기(linear operational transconductance amplifier: LOTA)와 전류-제어 발진기(current-controlled oscillator: CCO)로 구성된다. 제시된 변환기를 상업용 개별 소자들을 이용하여 SPICE 시뮬레이션 하였다. 시뮬레이션 결과는, 변환기가 16.90 kHz/${\Omega}$의 변환 감도와 ${\pm}$0.03 %의 최대 선형 오차를 가진다는 것을 보여준다.

• Journal of Advanced Marine Engineering and Technology
• /
• 제32권8호
• /
• pp.1263-1268
• /
• 2008

In this paper, the low noise power amplifier for GaAs FET ATF-10136 is designed and fabricated with active bias circuit and self bias circuit. To supply most suitable voltage and current, active bias circuit is designed. Active biasing offers the advantage that variations in the pinch-off voltage($V_p$) and saturated drain current($I_{DSS}$) will not necessitate a change in either the source or drain resistor value for a given bias condition. The active bias network automatically sets a gate-source voltage($V_{gs}$) for the desired drain voltage and drain current. Using resistive decoupling circuits, a signal at low frequency is dissipated by a resistor. This design method increases the stability of the LNA, suitable for input stage matching and gate source bias. The LNA is fabricated on FR-4 substrate with active and self bias circuit, and integrated in aluminum housing. As a results, the characteristics of the active and self bias circuit LNA implemented more than 13 dB and 14 dB in gain, lower than 1 dB and 1.1 dB in noise figure, 1.7 and 1.8 input VSWR at normalized frequency $1.4{\sim}1.6$, respectively.

• Nuclear Engineering and Technology
• /
• 제56권1호
• /
• pp.189-194
• /
• 2024

This paper presents a radiation-hardened-by-design preamplifier that utilizes a self-compensation technique with a charge-sensitive amplifier (CSA) and replica for total ionizing dose (TID) effects. The CSA consists of an operational amplifier (OPAMP) with a 6-bit binary weighted current source (BWCS) and feedback network. The replica circuit is utilized to compensate for the TID effects of the CSA. Two comparators can detect the operating point of the replica OPAMP and generate appropriate signals to control the switches of the BWCS. The proposed preamplifier was fabricated using a general-purpose complementary metal-oxide-silicon field effect transistor 0.18 ㎛ process and verified through a test up to 230 kGy (SiO₂) at a rate of 10.46 kGy (SiO₂)/h. The code of the BWCS control circuit varied with the total radiation dose. During the verification test, the initial value of the digital code was 39, and a final value of 30 was observed. Furthermore, the preamplifier output exhibited a maximum variation error of 2.39%, while the maximum rise-time error was 1.96%. A minimum signal-to-noise ratio of 49.64 dB was measured.