• JSTS:Journal of Semiconductor Technology and Science
• /
• 제8권4호
• /
• pp.283-288
• /
• 2008

A post-linearization technique for the differrential CMOS LNA is presented. The proposed method uses an additional cross-coupled common-source FET pair to cancel out the third-order intermodulation ($IM_3$) current of the main differential amplifier. This technique is applied to enhance the linearity of CMOS LNA using $0.18-{\mu}m$ technology. The LNA achieved +10.2 dBm IIP3 with 13.7 dB gain and 1.68 dB NF at 2 GHz consuming 11.8 mA from a 1.8-V supply. It shows IIP3 improvement by 6.6 dB over the conventional cascode LNA without the linearizing circuit.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 심포지엄 논문집 정보 및 제어부문
• /
• pp.193-194
• /
• 2007

This paper presents the design of a power amplifier for full-band UWB application systems using a CMOS 0..18um technology. A wideband RLC filter and a multilevel RLC matching scheme are utilized to achieve the wideband input/output matching. Both the cascade and cascode stage are used to increase the gain and to achieve gain flatness. Simulation results show that the designed amplifier provides a power gain greater than 10 dB throughout the UWB full-band(3.1-10.6GHz) and an input P1dB of -1.2dBm at 6.9GHz. It consumes 35.8mW from a 1.8V supply.

• 한국산업정보학회논문지
• /
• 제21권1호
• /
• pp.61-70
• /
• 2016

본 논문은 자동 시험 장비(ATE : automatic test equipment)를 위한 새로운 파라메터 측정기(PMU : parametric measurement unit) 설계 기술을 설명한다. 기존의 설계는 피 시험 소자(DUT : device under test)에 신호를 인가하기 위해 두 개 혹은 그 이상의 증폭기를 사용하지만, 본 연구에서는 오직 하나의 차동 차이 증폭기(DDA : differential difference amplifier)를 사용한다. 제안된 기술은 귀환 경로에 추가적인 증폭기가 필요하지 않기 때문에, PMU는 안정적인 동작을 보장한다. 또한 DUT의 응답 신호를 측정하기 위한 기존의 계측 증폭기(IA : instrument amplifier)가 3개의 증폭기와 다수의 저항을 사용하는 것에 반해, 제안된 기술은 오직하나의 DDA를 IA로 적용했다. DDA는 전 범위의 차동 신호를 다루기 위해 두 개의 rail-to-rail 차동 입력 단을 적용하였다. 100 dB의 개 루프 이득을 얻기 위해 folded-cascode 형태의 DDA 안에 추가적인 이득 증가 기술이 사용되었다. 제안된 PMU 설계는 더 작은 면적과 더 적은 전력 소모를 가지고 정확하고 안정적인 동작을 가능하게 한다. PMU는 0.18 um CMOS 공정으로 구현되었고 공급 전압은 1.8 V이다. 입력 범위는 전압인가 시 0.25~1.55 V이고, 전류인가 시 0.9~0.935 V이다.

• 한국정보통신학회논문지
• /
• 제21권2호
• /
• pp.345-352
• /
• 2017

본 논문에서는 전원전압 1V에서 동작하는 산소 및 과산화수소 기반의 혈당전류를 측정할 수 있는 통합형 정전압분극장치를 설계하고 제작하였다. 정전압분극장치는 저전압 OTA, 캐스코드 전류거울 그리고 모드 선택회로로 구성되어 있다. 정전압분극장치는 산소 및 과산화수소 기반에서 혈당의 화학반응으로 발생하는 전류를 측정할 수 있다. OTA의 PMOS 차동 입력단의 바디에는 순방향전압을 인가하여 문턱전압을 낮추어 낮은 전원전압이 가능하도록 하였다. 또한 채널길이변조효과로 인한 전류의 오차를 줄이기 위해 캐스코드 전류거울이 사용되었다. 제안한 저전압 정전압분극장치는 Cadence SPECTRE를 이용하여 설계하였으며, 매그나칩 $0.18{\mu}m$ CMOS 공정을 이용하여 제작되었으며 회로의 크기는 $110{\mu}m{\times}60{\mu}m$이다. 전원전압 1.0V에서 소모전류는 최대 $46{\mu}A$이다. 페리시안화칼륨($K_3Fe(CN)_6$)을 사용하여 제작된 정전압분극장치의 성능을 확인하였다.

• 대한전기학회논문지:전력기술부문A
• /
• 제48권4호
• /
• pp.461-466
• /
• 1999

A CMOS op amp with rail-to-rail input and output ranges is designed in a one-volt supply. The output stage of the op amp is used in a common source amplifier that operates in sub-threshold region to design a low voltage op amp with rail-to-tail output range. To drive heavy resistor and capacitor loads with rail-to-rail output ranges, a common source amplifier which has a low output resistance is utilized. A bulk-driven differential pair and a bulk-driven folded cascode amplifier are used in the designed op amp to increase input range and achieve 1 V operation. Post layout simulation results show that low frequency gain is about 58 ㏈ and gain bandwidth I MHz. The designed op amp has been fabricated in a 0.8${\mu}{\textrm}{m}$ standard CMOS process. The measured results show that this op amp provides rail-to-rail output range, 56㏈ dc gain with 1 MΩ load and has 0.4 MHz gain-bandwidth with 130 ㎊ and 1 kΩ loads.

• Transactions on Electrical and Electronic Materials
• /
• 제2권4호
• /
• pp.1-6
• /
• 2001

In this paper, a 1.5 V high-gain high-frequency CMOS complementary operational amplifier is presented. The input stage of op-amp is designed for supporting the constant transconductance on the Input stage by consisting of the parallel-connected rail-to-rail complementary differential pairs. And consisting of the class-AB rail-to-rail output stage using the concept of elementary shunt stage and the grounded-gate cascode compensation technique for improving the low PSRR which was a disadvantage in the general CMOS complementary input stage, the load dependence of open loop gain and the stability of op- amp on the output load are improved, and the high-gain high-frequency operation can be achieved. The designed op-amp operates perfectly on the complementary mode with the 180° phase conversion for a 1.5 V supply voltage, and shows the DC open loop gain of 84 dB, the phase margin of 65°, and the unity gain frequency of 20 MHz. In addition, the amplifier shows the 0.1 % settling time of .179 ㎲ for the positive step and 0.154 ㎲ for the negative step on the 100 mV small-signal step, respectively, and shows the total power dissipation of 8.93 mW.

• 대한전자공학회논문지TC
• /
• 제46권12호
• /
• pp.37-43
• /
• 2009

본 논문에서는 증폭특성이 우수한 달링톤-캐스코드(Darlington-Cascode) 증폭기 구조를 제안하였다. 전통적으로 고주파 증폭 특성이 우수하다고 알려진 기존의 캐스코드 증폭기 회로와의 비교를 위해 본 논문에서는 제안된 달링톤-캐스코드 구조와 기존의 캐스코드 구조의 증폭기를 동일 칩 상에 인접하도록 설계하였다. 이 회로들은 45 GHz의 $f_T$를 가진 $0.35-{\mu}m$ SiGe 기반의 초고주파 단일 칩(MMIC; Monolithic Microwave Integrated Circuit)으로 제작되어 동일 조건 하에서 X-band 대역의 고주파 증폭특성들이 측정, 비교 및 분석되었다. 성능 측정결과 제안된 달링톤-캐스코드 증폭기는 11.5 dBm의 P1dB와 19.5 dB의 선형 증폭도를 보여주었으며, 기존 캐스코드 증폭기와 비교시 PldB는 5.2 dB, 이득면에서는 2.5 dB의 향상된 결과를 나타내었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 I
• /
• pp.621-624
• /
• 2003

In this paper, two Cascode Low Noise Variable Gain Amplifiers are proposed for wide dynamic range and constant Noise Figure for frequency range of 2.4GHz. Designed Variable Gain Low Noise Amplifier are for Wireless Local Area Network (WLAN) applications. A gain is higher than 17dB and the noise figure is approximately 1.3dB and the input VSWR is better than 2:1.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(2)
• /
• pp.129-132
• /
• 2000

In this paper, a 1.8㎓ low noise amplifier was designed and simulated using 0.2$\mu\textrm{m}$ Si CMOS process. Noise characteristics and s parameters were extracted for the 300$\mu\textrm{m}$ gate width and 0.25$\mu\textrm{m}$ gate length NMOS transistors. For high available power gain, each stage was designed cascode type. It revealed available power gain of 23.5dB, noise figure of 2.0dB, power consumption of 15㎽ at 2.5V. It was shown that designed low noise amplifier had good RF performance. Designed Si CMOS LNA is expected to be used for RF front-end in transceiver.

• 전자공학회논문지B
• /
• 제33B권3호
• /
• pp.47-55
• /
• 1996

An optical transmitter, which is a key component of the optical transmission system, converts the electrical signal to optical signal and consists of a high-speed current-pulse driver for laser diode and low-speed feedback loops that stabilize optical power against aging, power supply voltage fluctuations, and ambient temperature changes. In this paper, the power-stabilizing part, which forms the bulk of the optical transmitter circuitry was designed in integrted circuits. Operational amplifiers and reference voltage generation circuits, which were identified as key building blocks for the power-stabilizing feedback loops, were designed and were subsequently verified through HSPICE simulations. The designed operational amplifier consists of a two-stage folded cascode amplifier and class AB output stage, whereas the reference voltage is obtained by bandgap reference circuits. Finally the power-stabilizing circuitry was laid out based on 3\mu$m CMOS design rules for fabrication.