• 한국조명전기설비학회지:조명전기설비
• /
• 제11권5호
• /
• pp.44-52
• /
• 1997

반도체와 IC를 포함한 전자회로는 서지 전압 및 전류에 대해 매우 취약하다. 따라서 전자회로와 교류전원선로에 서지보호장치가 널리 사용되고 있다. 이들 서지보호장치의 동작에 의해 누전 차단기가 오동작 할 수 있으며, 누전 차단기의 오동작에 의한 교류전원의 차단은 전자.정보화 시스템의 운전효율 및 신뢰성의 저하와 경제적인 손실 등과 같은 단점을 초래한다. 본 연구의 목적은 서지 전압에 대한 누전 차단기의 오동작 특성을 조사하는 것이다. 10〔kV〕의 1.2/50〔$\mu\textrm{s}$〕서지전압발생기를 제작하였으며, 한국공업규격 KS C 4613의 시험조건과 바리스터를 포함하는 모의 시험회로 조건에 대해 서지 전압을 인가하였을 때 누전 차단기의 오동작 특성을 측정하였다. 그 결과, 서지 전압과 표류정전용량이 증가함에 따라 누전 차단기의 영상전류의 피크값은 증가하였다. 본 연구에서 사용된 모든 누전 차단기는 KS C 4613에 규정된 뇌임펄스 부동작 시험조건에는 적합하였다. 그러나 바리스터를 삽입한 시험회로 조건에서는 단지 1종의 시료를 제외하고 모두 오동작하였다. 서지보호장치를 가지고 있는 교류전원선로에 설치된 누전차단기는 오동작할 가능성이 매우 높다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.140-140
• /
• 2009

The Metal-ferroelectric-semiconductor (MFS) structure has superior advantages such as high density integration and non-destructive read-out operation. However, to obtain the desired electrical characteristics of an MFS structure is difficult because of interfacial reactions between ferroelectric thin film and Si substrate. As an alternative solution, the MFS structure with buffer insulating layer, i.e. metal-ferroelectric-insulator-semiconductor (MFIS), has been proposed to improve the interfacial properties. Insulators investigated as a buffer insulator in a MFIS structure, include $Ta_2O_5$, $HfO_2$, and $ZrO_2$ which are mainly high-k dielectrics. In this study, we prepared the Dy-doped $La_2O_3$ solution buffer layer as an insulator. To form a Dy-doped $La_2O_3$ buffer layer, the solution was spin-coated on p-type Si(100) wafer. The coated Dy-doped $La_2O_3$ films were annealed at various temperatures by rapid thermal annealing (RTA). To evaluate electrical properties, Au electrodes were thermally evaporated onto the surface of the samples. Finally, we observed the surface morphology and crystallization quality of the Dy-doped $La_2O_3$ on Si using atomic force microscopy (AFM) and x-ray diffractometer (XRD), respectively. To evaluate electrical properties, the capacitance-voltage (C-V) and current density-voltage (J-V) characteristics of Au/Dy-doped La2O3/Si structure were measured.

• 한국결정성장학회지
• /
• 제24권1호
• /
• pp.41-45
• /
• 2014

다양한 공정 조건으로 $SiN_x$와 $SiO_2$ 박막을 형성하고 이에 대한 패시베이션 특성에 대한 연구를 수행하였다. Plasma enhanced chemical vapor deposition(PECVD)을 이용하여 증착된 $SiN_x$ 박막의 경우, 증착 두께가 증가함에 따라 페시베이션 특성이 향상되는 것을 관찰하였다. 이는 PECVD 증착 공정 중 유입되는 수소 원자들이 실리콘 표면에 존재하는 Dangling bond와 결합하여 소수 캐리어의 재결합 현상을 효과적으로 감소시켰기 때문이다. 건식 산화법으로 형성된 $SiO_2$ 박막은 습식 산화법으로 형성된 것 보다 치밀한 계면 구조를 가짐으로 인하여 약 20배 이상 우수한 패시베이션 특성을 나타내었다. 건식 산화 공정 온도가 증가함에 따라 패시베이션 특성이 열화되는 현상이 발생하였고, Capacitance-voltage(C-V) 및 Conductance-voltage(G-V) 분석을 통하여 $SiO_2$/실리콘 계면에 존재하는 계면 결함 밀도 증가에 의해 나타나는 현상임을 알 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.451-451
• /
• 2013

현재 세계적으로 에너지 공급원의 다변화가 시급한 실정이며 그 후보로 태양에너지, 풍력 및 수력에너지와 같은 신재생 에너지에 대한 연구분야가 부각되고 있다. 전체 에너지 중 신재생 에너지의 비중은 빠르게 증가되고 있으며, 그 중에서도 태양광에너지의 분야가 가장 활발히 연구되고 있다. 특히, III-V족 화합물 반도체 태양전지는 직접 천이형 밴드갭을 가지고 있어 기존 실리콘 태양전지에 비해 광 흡수율이 높은 장점을 가지고 있다. 따라서 본 연구에서는 Molecular Beam Epitaxy (MBE)장치를 이용하여 성장온도에 따른 p-n접합 GaAs 태양전지 구조를 제작하여, 광전변환 효율과 결함구조 관련성을 조사하였다. 먼저 Si이 $1{\times}10^{18}cm^{-3}$으로 도핑된 n형 GaAs기판위에 성장온도 $480^{\circ}C$와 $590^{\circ}C$에서 Be을 $5{\times}10^{18}cm^{-3}$ 도핑한 p 형 GaAs를 200 nm 두께로 각각 성장하여, 2개의 p-n 접합 GaAs 태양전지 구조를 제작하였다. 시료의 전기적 특성과 결함상태는 Capacitance-Voltage (C-V) 와 Deep Level Transient Spectroscopy (DLTS)를 사용하여 조사하였다. DLTS 측정을 위해 p-형의 GaAs박막 위에 Au(300 nm)/Pt(30 nm)/Ti(30 nm)를 e-beam evaporator로 증착한 후, 직경 $300{\mu}m$의 메사 에칭으로 p-n접합 다이오드 구조를 제작하였다. 본 연구를 통해 GaAs p-n접합구조 성장온도에 따른 광전변환 효율과 결함상태와의 물리적인 연관성을 논의할 것이다.

• 전기화학회지
• /
• 제6권2호
• /
• pp.145-152
• /
• 2003

전해 캐패시터와 supercapacitor의 특성을 함께 가지는 하이브리드 캐패시터의 용량은 표면이 산화물로 피복된 양극에 의해서 좌우된다 본 연구에서는 고전압 하이브리드 슈퍼캐패시터의 제조를 위해 양극의 용량 최적화를 수행하였다. $40{\mu}m$의 입자경을 갖는 알루미늄 분말과 NaCl분말을 4:1의 무게비로 혼합하여 디스크 형태의 전극을 만들고 열처리를 하였다. 열처리 후 $50^{\circ}C$의 증류수에서 NaCl을 용해시켜 열처리 온도에 따른 용량과 저항을 비교하였다. 최적의 열처리 과정을 거친 후 electropolishing 및 화학처리, 1차 및 2차 에칭을 단계별로 행하였고 각각의 단계에서 최적의 조건을 조사하였다 각각의 단계에서의 용량과 저항은 ac impedance analyzer를 사용하여 측정하였으며 전극의 표면은 SEM을 이용하여 관찰하였다. 2차 에칭 후 내전압이 300V급인 전극으로 만들기 위하여 365V로 양극산화 시켰으며, 산화된 알루미늄 디스크 전극을 사용하여 단위 셀을 제조하여 주파수에 따른 용량과 저항 특성을 기존의 300V급 알루미늄 전해 캐패시터와 비교하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.280-280
• /
• 2010

Semiconductor quantum dots are of great interest for both fundamental research and industrial applications due to their unique size dependant properties. The most promising application of colloidal semiconductor nanocrystals (quantum dots or QDs) is probably as emitters in biomedical labeling, LEDs, lasers etc. As compared to II-VI quantum dots, III-V have attracted greater interest owing to their less ionic lattice, larger exciton diameters and reduced toxicity. Among the III-V semiconductor quantum dots, Indium Phosphide (InP) is a popular material due to its bulk band gap of 1.35 (eV) which is responsible for the photoluminescence emission wavelength ranging from blue to near infrared with change in size of QDs. Nevertheless, in recent years, the exact type of collective properties that arise when semiconductor quantum dots (QDs) are assembled into two- or three-dimensional arrays has drawn much interest. The term "uantum dot solids" is used to indicate three-dimensional assemblies of semiconductor QDs. The optoelectronic properties of the quantum dot solids are known to depend on the electronic structure of the individual quantum dot building blocks and on their electronic interactions. This paper reports an efficient and rapid method to produce highly luminescent and monodisperse quantum dots solution and solid through fabrication of InP thin films. By varying the molar concentration of Indium to Ligand, QDs of different size were prepared. The absorption and emission behaviors were also studied. Similar measurements were also performed on InP quantum dot solid by fabricating InP thin films. The optical properties of the thin films are measured at different curing temperatures which show a blue shift with increase in temperature. The dielectric properties of the thin films were also investigated by Capacitance-voltage(C-V) measurements in a metal-insulator-semiconductor (MIS) device.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.420-420
• /
• 2013

We investigated oxygen plasma effect on defect states near the interface of AlGaN/GaN High Electron Mobility Transistor (HEMT) structure grown on a silicon substrate. After the plasma treatment, electrical properties were evaluated using a frequency dependant Capacitance-Voltage (C-V) and a temperature dependant C-V measurements, and a deep level transient spectroscopy (DLTS) method to study the change of defect densities. In the depth profile resulted from the temperature dependant C-V, a sudden decrease in the carrier concentration for two-dimensional electron gas (2DEG) nearby 250 K was observed. In C-V measurement, the interface states were improved in case of the oxygen-plasma treated samples, whereas the interface was degraded in case of the nitrogen-plasma treated sample. In the DLTS measurement, it was observed the two kinds of defects well known in AlGaN/GaN structure grown on sapphire substrate, which have the activation energies of 0.15 eV, 0.25 eV below the conduction band. We speculate that this defect state in AlGaN/GaN on the silicon substrate is caused from the decrease in 2DEG's carrier concentrations. We compared the various DLTS signals with filling pulse times to identify the characteristics of the newly found defect. In the filling pulse time range under the 80 us, the activation energies changed as the potential barrier model. On the other hand, in the filling pulse time range above the 80 us, the activation energies changed as the extended potential model. Therefore, we suggest that the found defect in the AlGaN/GaN/Si structure could be the extended defect related with AlGa/N/GaN interface states.

• Transactions on Electrical and Electronic Materials
• /
• 제5권5호
• /
• pp.169-172
• /
• 2004

Deep sub-micron device required to get the superior ultra thin gate oxide characteristics. In this research, I will recommend a novel shallow trench isolation structure(STI) for thin gate oxide and a $N_2$O gate oxide 30 $\AA$ by NO ambient process. The local oxidation of silicon(LOCOS) isolation has been replaced by the shallow trench isolation which has less encroachment into the active device area. Also for $N_2$O gate oxide 30 $\AA$, ultra thin gate oxide 30 $\AA$ was formed by using the $N_2$O gate oxide formation method on STI structure and LOCOS structure. For the metal electrode and junction, TiSi$_2$ process was performed by RTP annealing at 850 $^{\circ}C$ for 29 sec. In the viewpoints of the physical characteristics of MOS capacitor, STI structure was confirmed by SEM. STI structure was expected to minimize the oxide loss at the channel edge. Also, STI structure is considered to decrease the threshold voltage, result in a lower Ti/TiN resistance( Ω /cont.) and higher capacitance-gate voltage(C- V) that made the STI structure more effective. In terms of the TDDB(sec) characteristics, the STI structure showed the stable value of 25 % ～ 90 % more than 55 sec. In brief, analysis of the ultra thin gate oxide 30 $\AA$ proved that STI isolation structure and salicidation process presented in this study. I could achieve improved electrical characteristics and reliability for deep submicron devices with 30 $\AA$ $N_2$O gate oxide.

• 폴리머
• /
• 제31권6호
• /
• pp.526-531
• /
• 2007

본 논문은 플렉시블 디스플레이용 stainless steel(SS) 기판의 평탄막 재료로서 유기 및 유기/무기 하이브리드 에폭시 레진을 연구한 첫 결과를 보고한다. 유기 에폭시로는 diglycidyl ether of bisphenol A(DGEBA)를, 하이브리드 에폭시는 실세스퀴옥산이 포함된 octa(dimethylsiloxypropylglycidylether) silsesquioxane(OG)를 선택하였다. 경화제로는 diaminodiphenylmethane(DDM)을 에폭시와 1 : 2 당량비로 사용하였으며 두 물질 모두 SS 기판위에 어려움 없이 코팅이 되었다. TGA로 살펴본 열 안정성 분석은 순수한 물질이나 경화된 필름이나 모두 OG가 DGEBA 보다 안정하며 AFM에 의한 필름 표면의 관찰은 필름이 충분히 두꺼운 경우$(>\;1\;{\mu})\;1{\sim}2\;nm$ 정도의 표면 거칠기 값을 갖는 평탄한 면이 얻어진다는 것을 보여주었다. 또 이 필름들은 $0{\sim}10000$ 초에 걸치는 시간 동안 100 V와 $100^{\circ}C$의 외부 스트레스를 받은 후에도 일정한 유전 상수(${\sim}3.5$), 정전 용량 및 전류의 흐름을 나타내 절연 특성이 안정되어 있다는 것을 알 수 있었다.

• 전자공학회논문지
• /
• 제52권8호
• /
• pp.59-63
• /
• 2015

본 연구에서는 MONOS 플래시 메모리의 blocking oxide/trapping nitride, trapping nitride/tunneling oxide 계면 트랩을 구하기 위해 C-V 방법을 도입하였고, stoichiometric 조건을 만족하는 nitride와 silicon rich nitride를 trapping layer로 갖는 MONOS capacitor를 제작하여 각각의 interface trap 특성을 비교분석하였다. 보고에 따르면 silicon rich nitride는 stoichiometric nitride에 비해 다수의 shallow trap이 존재한다고 보고되고 있는데, 본 연구를 통해 이의 정량화가 가능함을 보였다.