• 한국인터넷방송통신학회논문지
• /
• 제13권5호
• /
• pp.49-54
• /
• 2013

1.25Gbps PON(Passive Optical Network)용 버스트 모드 광 수신기를 설계하고 $0.8{\mu}m$ BiCMOS공정을 사용해 제작하였다. 지수함수 증폭기를 이용하여 AGC(Automatic Gain Control) 신호 생성 소요 시간을 단축시켜 버스트 앞부분의 데이터 손실을 최소화하였다. 측정결과 버스트 모드 광 수신기의 AGC 기능은 정상적으로 잘 동작하고 특성도 양호함을 확인하였다. 한편, 아이패턴의 아이는 열려있기는 하나 심한 파형 왜곡이 있고, 이로 인해 지터 특성 저하되고 있었다.

• Journal of the Optical Society of Korea
• /
• 제12권4호
• /
• pp.355-358
• /
• 2008

In the current GPON market and standard, the line bit rate requirement is changing from 1.25 Gbps to 2.5 Gbps. We fabricate a 2.5 Gbps burst-mode receiver with commercially available blocks and optimize it with an APD bias control. A burst-mode measurement setup is made for the full compliance test with the GPON standard. The device meets the partially defined 2.5 Gbps specs in the current ITU G.984.2 standard, also, supports 1.25 Gbps specs for the coexistence issue in an access network. The full-compliant measurement values can be used as a guideline for fixing "for further study" specs in the current GPON standard at 2.5 Gbps.

• ETRI Journal
• /
• 제31권5호
• /
• pp.622-624
• /
• 2009

This letter presents a compact 2.5 Gb/s burst-mode receiver using the first reported monolithic amplifier IC developed with 0.25 ${\mu}m$ SiGe BiCMOS technology. With optimum avalanche photodiode gain, the receiver module can obtain a fast response, high sensitivity and wide dynamic range, satisfying the overhead timing and various power specifications for a 2.5 Gb/s next-generation passive optical network (PON), as well as a legacy 1.25 Gb/s PON in the upstream.

• 한국정보통신학회논문지
• /
• 제5권7호
• /
• pp.1219-1225
• /
• 2001

본 논문에서는 BWLL 상향링크에 적용할 수 있는 버스트 QPSK 수신기의 동기알고리즘을 설계하였다. 본 논문에서 설계한 버스트 수신기는 디지털 다운컨버터와 정합필터 그리고 동기회로로 구성되어 있다. 동기회로의 경우 심벌 타이밍 복구를 위하여 가드너 알고리즘을 사용하였고 반송파 주파수 복구를 위하여 4승법을 사용하였으며 반송파 위상 복구는 DD알고리즘을 사용하였다. 성능 분석을 위하여 제안된 알고리즘에 대한 시뮬레이션 결과와 VHDL로 코딩되어 FPGA에 구현된 실제회로의 결과를 비교, 분석하였다. 성능분석 결과 주파수 옵셋이 심벌율의 4.7% 까지 동기기가 잘 동작하였다.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2001년도 종합학술발표회 논문집 Vol.11 No.1
• /
• pp.44-48
• /
• 2001

In this paper we describe the design of symbol timing and carrier synchronization algorithms for burst receiver. The demodulator consists of digital down converter, matched filter and synchronization circuits. For symbol timing recovery we use modified Gardner algorithm. And we use decision directed method for carrier phase recovery. For the sake of performance analysis, we compare simulation results with the board implemented by FPGA which is APEX20KE series chip for Alter. The performance results show it works quite well up to the condition that a frequency offset equal to 0.1% of symbol rate.

• 한국광학회지
• /
• 제19권5호
• /
• pp.343-348
• /
• 2008

본 논문은E-PON용 버스트모드 광 수신소자를 개발하여 FTTH의 상용화에 기여하고자 연구되었다. 수신소자는 1.25 Gb/s 데이터 전송속도에서 E-PON의 10, 20 Km OLT Rx규격에 만족할 수 있도록 수신감도를 향상 시키기 위해 정전용량을 최소화하여 제작하였다. 수신감도는 비트 오류율이 $10^{-12}$이고 PRBS가 $2^5-1$일 때 -26 dBm, loud/soft ratio는 23 dB으로 측정되었다. Preamble time과 guard time은 각각 102.4 ns(128 bit)로 설정하였다. 일반적으로 광 수신소자에 주로 사용되는 정전용량이 0.53 pF인 포토다이오드와 정전용량이 최소화된 0.26 pF인 포토다이오드를 비교한 결과 정전용량이 0.26 pF인 포토다이오드로 제작된 버스트모드 광 수신소자 가 수신감도는 0.7 dBm, 대역폭은 190 MHz 더 향상되었다.

• 정보통신설비학회논문지
• /
• 제4권2호
• /
• pp.29-36
• /
• 2005

All-optical fiber-type $2{\times}32$ splitters for an Ethernet PON (passive optical network) were fabricated by using a FBT (fiber biconical tapered) process and the performance of the splitters was tested in upstream transmission of the EPON system. The $2{\times}32$ splitters was obtained by cascading $1{\times}4$ splitters fabricated by a conventional FBT process and showed -18 dB of insertion loss with 1.5 dB uniformity of output power at each channel and -0.1 dB of polarization dependent loss. The insertion loss variation was below 0.1 dB at the temperature range of $-40^{\circ}C\;to\;80^{\circ}C$. For upstream channel transmission test in the EPON system were a Zig board and a burst mode receiver. Zenko-made optical module was used for the burst mode receiver by adding functions of serializer/deserializer and clock data recovery, a Virtex II pro20 chipset and Vitesse VSC7123 were used in the Zig board for characterizing the burst mode and in the clock data recovery chipset, respectively. Startup acquisition lock time and data acquisition lock time were measured to be 670ns and 400ns, respectively, in the upstream channel transmission of the EPON system adapting the $2{\times}32$ splitter fabricated in this work.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 추계종합학술대회
• /
• pp.283-286
• /
• 2003

본 논문에서는 수중 초음파 통신용 QPSK 버스트 수신기의 구현에 대해서 논한다. 구현된 시스템은 반송주파수 25kHz를 사용하고, 심벌율은 5kHz이며, 송신에서 D/A변환을 위해 200kHz로 샘플링하고, 수신기에서는 A/D변환을 위해 100kHz를 사용한다. 구현된 수신기에서는 32심벌 길이의 preamble을 이용하여 프레임 동기를 찾음과 동시에 개략적인 심벌시간 동기와 위상편이를 추정한다. 추정한 위상편이간은 2차 PLL(phase-looked loop)의 초기값으로 사용한다. 실해역 전송 시험 데이터를 통하여 조류의 변화에 의해 발생하는 Doppler 편이를 보상하기 위하여 PLL이 필수적으로 필요함을 보인다.

• 한국통신학회논문지
• /
• 제34권7C호
• /
• pp.706-714
• /
• 2009

본 논문에서는 VDL(VHF Digital Link) Mode-2 D8PSK 변조 방식에 적용 가능한 Burst Mode AGC Loop와 Preamble 검출기를 제안하고 구현한 결과를 제시하였다. 일반적으로 AGC 방법은 연속 모드와 버스트 모드로 구분할 수 있다. 연속모드는 아날로그 피드백 방법으로도 우수한 성능을 얻을 수 있다. 그러나 연속모드에서 사용한 AGC 루프를 버스트 모드에 적용하는 것은 곤란하며 응답속도가 빼른 디지털 AGC 루프가 적합하다. 버스트 모드 통신에서 수신기의 AGC 루프는 휴지 구간에서 최대 이득을 갖도록 설계해야 신호 레벨이 작을 때에도 버스트의 존재 여부를 알 수 있다. 만약 버스트 시작 위치에 프리앵블이 있을 경우 버스트 구간에서 AGC 루프가 충분한 응답 속도를 갖지 못하면 프리엠블 시작점에서 수 심벌구간 동안 신호가 포호(saturation) 된다. 이렇게 되면 프리앵블 검출에 실패하거나 검출이 되었다 하더라도 프리앵블을 이용빼 복조 시에 필요한 각종 파라미터 추정에 영향을 미쳐 원하는 성능을 얻기 어려워진다. 본 논문에서는 이런 이유에서 AGC 루프와 프리엠블 검출기와의 연관성을 분석하고 버스트 모드에 적합한 AGC 루프와 프리앵블 검출기에 대해서 기술한다.

• 한국음향학회지
• /
• 제24권8호
• /
• pp.462-468
• /
• 2005

본 논문에서는 초음파를 이용한 수중 버스트 QPSK 전송에서 높은 과샘플율을 갖는 수신기에서의 프레임 동기방법에 대하여 제안한다. 제안한 프레임 동기 검출기에서는 두 번 반복되는 16심벌 길이의 CAZAC 신호열 중 가운데 16심벌을 취하여 이 심벌열과 수신 신호의 샘플과의 상관값을 계산한 후, 문턱값과 비교하여 프레임 동기를 검출한다. 또한, 설계한 프레임 동기 검출기의 성능의 근사값을 유도하였으며, 시뮬레이션을 통하여 유도한 성능 근사값이 실험값과 잘 맞음을 확인하였다.