• 대한전자공학회논문지SP
• /
• 제44권1호
• /
• pp.49-55
• /
• 2007

본 논문에서는 필드/프레임의 공간적, 시간적 움직임 특성을 활용한 디인터레이스드 기법을 이용해 재구성된 영상프레임으로부터 넓은 탐색영역에서의 움직임추정이 가능한 이중연산구조 기반의 다해상도 계층적 움직임 추정 방식(multi- resolution hierarchical motion estimation, MHME)의 효율적인 다중연산구조 기반의 움직임 추정을 제안한다. 공간적, 시간적 움직임 특성으로부터 디인터레이스드 기법을 적용하여 재구성된 영상프레임으로부터는 계층적 움직임 추정방식을 적용하여 빠른 움직임 영역에서도 화질의 열화가 거의 없는 다해상도 계층적 움직임 추정(MHME) 영상처리를 구현하였고, 비교적 높은 PSNR을 얻을 수 있었다. 다양한 모드 M=2 또는 M=3의 여러 가지 모의실험을 통해 제안된 구조가 전역탐색 블록정합 알고리듬(Full-search Block Matching Algorithm, FBMA)에 대하여 예측성능에 있어 최고 1.49dB(CAR), 최저0.421dB(Mobile & Calendar)의 모의실험결과 평균 -0.7dB 정도의 미소한 평균 PSNR 저하를 나타내었다. 이의 구현을 위해 제안된 전역/후역 탐색방식의 연산처리방식은 하나의 처리기소자(Processor Element, PE)에 이중연산처리기(DAPE) 구조를 채택하여 제한된 PE로부터 넓은 탐색영역에서의 움직임 추정이 가능한 전역/후역 탐색방식(Foreground & Background Search Algorithm, FBSA)의 비트 처리열 탐색 알고리듬을 제안 적용하여 움직임추정 연산의 성능을 구조적으로 향상시키는 다중프로세서 어레이 구조(Multiple Processor Array Unit, MPAU)를 개발 제안하였다.

• 한국정보통신학회논문지
• /
• 제18권4호
• /
• pp.876-884
• /
• 2014

본 논문에서는 개선된 정규화 최소합(improved normalized min-sum) 복호 알고리듬을 적용한 LDPC 복호기를 설계하였다. 설계된 LDPC 복호기는 IEEE 802.16e 모바일 WiMAX 표준의 19가지 블록길이(576~2304)에 따른 6가지 부호율(1/2, 2/3A, 2/3B, 3/4A, 3/4B, 5/6)과 IEEE 802.11n 무선 랜 표준의 3가지 블록길이(648, 1296, 1944)에 따른 4가지 부호율(1/2, 2/3, 3/4, 5/6)을 지원한다. INMS 복호 알고리듬과 SM(sign-magnitude) 수체계 연산을 기반으로 하는 DFU(decoding function unit)을 구현하여 하드웨어 복잡도와 복호 성능을 최적화시켰다. 설계된 LDPC 복호기는 0.18-${\mu}m$ CMOS 셀 라이브러리를 이용하여 100 MHz 동작 주파수로 합성한 결과, 284,409 게이트와 62,976 비트의 메모리로 구현되었으며, FPGA 구현을 통해 하드웨어 동작을 검증하였다. 1.8V 전원전압에서 100 MHz로 동작 가능할 것으로 평가되며, 부호율과 블록길이에 따라 약 82~218 Mbps의 성능을 가질 것으로 예상된다.

• 전기전자학회논문지
• /
• 제25권3호
• /
• pp.485-492
• /
• 2021

본 논문에서는 다각형 용기의 결함 검사 시스템 개발을 제안한다. 임베디드 보드는 메인부, 통신부, 입·출력부 등으로 구성된다. 메인부는 주 연산장치로써 임베디드 보드를 구동하는 운영체제가 포팅되어서 외부 통신, 센서 및 제어를 위한 입출력을 제어할 수 있다. 입·출력부는 필드에 설치되어 있는 센서들의 전기적신호를 디지털로 변환하여 메인모듈로 전달하는 역할 및 외부 스텝 모터 제어의 역활을 한다. 통신부는 영상 촬영 카메라 트리거 설정 및 제어 장치의 구동 설정의 역할을 수행한다. 입·출력부는 제어 스위치 및 센서들의 전기적신호를 디지털로 변환하여 메인모듈로 전달하는 역할을 수행한다. 동작 모드 등과 관련한 펄스 입력 등을 받기 위한 입력회로에는 외부 노이즈의 간섭을 최소화하기 위하여 각 입력포트에는 포토커플러를 설계한다. 제안된 다각형 용기의 결함 검사 시스템 개발의 정확성을 객관적으로 평가하기 위하여 다른 머신비전 검사 시스템과 비교를 해야 하지만, 현재 다각형 용기의 머신비전 검사 시스템이 존재하지 않기 때문에 불가능하다. 따라서, 동작 타이밍을 오실로스코프로 측정하여서 Test Time, One Angle Pulse Value, One Pulse Time, Camera Trigger Pulse, BLU 밝기 제어 등과 같은 파형이 정확히 출력됨을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제43권2호
• /
• pp.24-33
• /
• 2006

본 논문에서는 휴대용 정보기기 시스템에서 더욱 향상된 실시간 3D 그래픽 가속 능력을 갖는 SoC 구현을 위해 효과적인 3D 그래픽 Geometry 처리 IP 구조를 연구하였다. 이를 기반으로 3D 그래픽 Geometry 처리 과정에 필요한 부동소수점 연산기를 설계하였으며, 내장형 3D 그래픽 국제 표준인 OpenGL-ES를 지원하는 부동소수점 Geometry 프로세서를 설계하였다. 설계된 Geometry 프로세서는 Xilinx-Vertex2 FPGA에서 160k gate의 면적으로 구현되었으며, 80 MHz의 동작주파수 환경에서 실제 3D 그래픽 데이터를 이용하여 Geometry 처리 과정의 성능 측정 실험을 하였다. 실험 결과 80 MHz의 동작주파수에서 초당 1.5M 개의 폴리곤 처리 성능이 확인되었으며, 이는 타 3D 그래픽 가속 프로세서에 비하여 평균 2배 이상의 Geometry 처리 성능이다. 본 지오메트리 프로세서는 Hynix 0.25um CMOS 공정에 의한 측정결과 83.6mW의 소모전력을 나타낸다.

• 한국정보통신학회논문지
• /
• 제17권2호
• /
• pp.363-371
• /
• 2013

본 논문에서는 IEEE 802.16e 모바일 WiMAX 표준의 19가지 블록길이(576~2304)에 따른 6가지 부호율(1/2, 2/3A, 2/3B, 3/4A, 3/4B, 5/6)과 IEEE 802.11n WLAN 표준의 3가지 블록길이(648, 1296, 1944)에 따른 4가지 부호율(1/2, 2/3, 3/4, 5/6)을 지원하는 다중표준 LDPC 복호기를 설계하였다. Layered 복호방식의 블록-시리얼(부분병렬) 구조와 SM(sign-magnitude) 수체계 기반의 DFU(decoding function unit)를 적용하여 하드웨어 복잡도를 최소화시켰다. 설계된 회로는 FPGA 구현을 통해 하드웨어 동작을 검증하였으며, 0.13-${\mu}m$ CMOS 셀 라이브러리로 합성한 결과 약 312,000 게이트와 70,000 비트의 메모리로 구현되었고, 100 MHz@1.8V로 동작하여 79~210 Mbps의 성능을 갖는 것으로 평가되었다.

• 전자공학회논문지CI
• /
• 제43권4호
• /
• pp.23-30
• /
• 2006

본 논문은 $LiNbO_3$ 광스위칭 소자를 이용한 광컴퓨터 시스템인 SPOC(Stored Program Optical Computer)의 제어 동작의 문제점을 개선한 회로를 설계하고 검증한다. SPOC의 메모리는 DLM(Delay Line Memory) 구조이고, 오퍼런드가 필요 없는 명령어도 메모리 접근 과정을 수행하기 때문에 메모리 접근에 많은 시간이 소요되는 문제점이 있다. 또한 원하는 연산만을 선택하여 수행할 수 없기 때문에 산술논리장치에서 불필요한 연산이 많이 수행된다. 따라서 본 논문에서는 오퍼런드를 찾기 전에 미리 명령어를 해독함으로써 오퍼런드가 필요 없는 명령어의 메모리 접근을 제거하도록 회로를 개선한다. 또한 산술논리장치내의 모든 연산회로에 오퍼런드를 보내지 않고 특정 연산회로에만 오퍼런드를 보냄으로써 불필요한 연산을 줄인다. 그리고 DIR(Dual Instruction Register) 구조를 제시하여 전체 프로그램의 실행시간을 최소화한다.

• 한국수학교육학회지시리즈A:수학교육
• /
• 제57권2호
• /
• pp.93-110
• /
• 2018

One of the biggest changes in the 2015 revised mathematics curriculum is shifting to the second year of middle school in Pythagorean theorem. In this study, the following subjects were studied. First, Pythagoras theorem analyzed the expected problems caused by the shift to the second year middle school. Secondly, we have researched the reconstruction method to solve these problems. The results of this study are as follows. First, there are many different ways to deal with Pythagorean theorem in many countries around the world. In most countries, it was dealt with in 7th grade, but Japan was dealing with 9th grade, and the United States was dealing with 7th, 8th and 9th grade. Second, we derived meaningful implications for the curriculum of Korea from various cases of various countries. The first implication is that the Pythagorean theorem is a content element that can be learned anywhere in the 7th, 8th, and 9th grade. Second, there is one prerequisite before learning Pythagorean theorem, which is learning about the square root. Third, the square roots must be learned before learning Pythagorean theorem. Optimal positions are to be placed in the eighth grade 'rational and cyclic minority' unit. Third, Pythagorean theorem itself is important, but its use is more important. The achievement criteria for the use of Pythagorean theorem should not be erased. In the 9th grade 'Numbers and Calculations' unit, after learning arithmetic calculations including square roots, we propose to reconstruct the square root and the utilization subfields of Pythagorean theorem.

• Spatial Information Research
• /
• 제17권3호
• /
• pp.371-379
• /
• 2009

최근 그래픽 프로세서(GPU)의 발전에 따라 대량의 프로세서를 탑재한 고성능 그래픽 카드가 개인 컴퓨터에서 널리 사용되고 있다. GPU를 사용하여 CPU의 부하를 줄이면서도 성능을 향상시킬 수 있어서 복잡한 연산을 처리해야 하는 다양한 응용 프로그램에 적용하는 연구가 활발히 진행되고 있다. 본 논문에서는 복잡한 연산이 필요한 공간 데이터 처리의 성능을 향상시키기 위하여 GPU의 병렬 처리 기술을 활용하는 방법을 제안하였다. 원본 공간 데이터를 화면에 출력하기 위해서는 그래픽 처리 연산이 필요하며 같은 종류의 연산을 모든 데이터에 적용해야 하므로 GPU의 SIMD 병렬 처리를 사용하여 성능을 향상시킬 수 있다.

• 한국수학교육학회지시리즈E:수학교육논문집
• /
• 제33권3호
• /
• pp.255-273
• /
• 2019

소수의 개념적 측면에 대한 학생들의 이해 부족 현상이 목격되는바 본 연구는 학생들이 소수 개념의 본질을 바르게 이해하도록 돕고자, 소수 개념 발전 역사를 조망하고 교과서의 개념 도입 방법을 분석하였다. 고대 그리스에서 소수는 곱셈 원자였다. 당시 단위는 수가 아니었지만, 소수 표기 개발로 단위가 수로 통합되면서 1의 소수성이 문제시 되었다. 소인수분해의 유일성을 근거로 1이 소수에서 배제되었으며, 이후 발전을 거듭하여 prime 개념과 irreducible 개념이 자리 잡게 되었다. 소수 개념 발전의 역사는 소수가 곧 곱셈 원자라는 사실이 개념의 본질임을 명백히 드러낸다. 교과서 분석 결과, 교과서는 소수 개념을 결정론적 시각 혹은 게임으로 도입하여 개념 본질을 드러내지 못하는 문제, 개념 도입 후 분석적 개념 정의로 급진적 전개가 이루어지는 문제 등이 있었다. 분석 결과에 기초하여 소수의 개념적 면에 주목하도록 돕는 것과 관련하여 몇 가지 교수학적 시사점을 제공하였다.

• Progress in Superconductivity
• /
• 제4권2호
• /
• pp.127-131
• /
• 2003

We have designed and measured an SFQ(Single Flux Quantum) OR gate for a superconducting ALU (Arithmetic Logic Unit). To optimize the circuit, we used WRspice, XIC and Lmeter for simulations and layouts. The OR gate was consisted of a Confluence Buffer and a D Flip-Flop. When a pulse enters into the OR gate, the pulse does not propagate to the other input port because of the Confluence Buffer. A role of D Flip-Flip is expelling the data when the clock is entered into D Flip-Flop. For the measurement of the OR gate operation, we attached three DC/SFQs, three SFQ/DCs and one RS Flip -Flop to the OR gate. DC/SFQ circuits were used to generate the data pulses and clock pulses. Input frequency of 10kHz and 1MHzwere used to generate the SFQ pulses from DC/SFQ circuits. Output data from OR gate moved to RS flip -Flop to display the output on the oscilloscope. We obtained bias margins of the D Flip -Flop and the Confluence Buffer from the measurements. The measured bias margins $\pm$38.6% and $\pm$23.2% for D Flip-Flop and Confluence Buffer, respectively The circuit was measured at the liquid helium temperature.