• 전자공학회논문지C
• /
• 제36C권10호
• /
• pp.47-55
• /
• 1999

본 논문에서는 비동기 논리 회로 합성을 위해서 신호천이 그래프 상에서 직접 펑션 해저드를 제거하고 신호선의 추가에 따른 면적의 오버헤드를 최소화하는 새로운 알고리듬을 제안한다. 기존의 펑션 해저드 제거방법은 신호선 사이의 전이 관계를 나타내는 신호천이 그래프로부터 상태를 할당하여 얻어지는 상태 그래프를 이용하였다. 이 방법은 해저드의 제거를 위해 동기 시스템에서 사용하는 방법을 그대로 적용할 수 있으나, 상태 그래프의 구성과 조작에 많은 시간이 소요되는 단점이 있다. 이에 따라 신호천이 그래프를 직접 이용하는 방법이 제시되었으나 해저드의 제거에 따른 면적의 오버헤드는 고려되지 않았다. 본 논문에서는 신호천이 그래프로부터 직접 해저드를 제거함으로써 기존의 상태 그래프를 이용하는 방법에 비해 계산량을 줄이고, 추가되는 신호를 구현하기 위한 논리회로의 크기는 최소항과 적항의 개수를 조절하여 최소화하였다. 제안하는 알고리듬을 벤치마크 데이터로 실험한 결과 면적의 오버헤드가 평균 15%이상 감소함을 확인하였다.

• 전자공학회논문지
• /
• 제52권2호
• /
• pp.112-118
• /
• 2015

기존의 동기방식의 회로는 나노미터 영역에서의 공정, 전압, 온도 변이 (PVT variation), 그리고 노화의 영향으로 시스템의 전체 성능을 유지할 수 없을 뿐만 아니라 올바른 동작을 보장할 수도 없다. 따라서 본 논문에서는 여러 가지 변이에 영향을 받지 않는 비동기회로 설계 방식 중에서 타이밍 분석이 요구되지 않고, 설계가 간단한 DI(delay insentive) 방식의 NCL (Null Convention Logic) 설계 방식을 이용하여 디지털 시스템을 설계하고자 한다. 기존의 NCL 게이트들의 회로 구조들은 느린 스피드, 높은 영역 오버헤드, 높은 와이어(wire) 복잡도와 같은 약점을 가지고 있기 때문에 본 논문에서는 빠른 스피드, 낮은 영역 오버헤드, 낮은 와이더 복잡도를 위해서 트랜지스터 레벨에서 설계된 새로운 저전력 고속 NCL 게이트 라이브러리를 제안하고자 한다. 제안된 NCL 게이트들은 동부 0.11um 공정으로 구현된 비동기 방식의 곱셈기의 지연, 소모 전력에 의해서 기존의 NCL 게이트 들과 비교되었다.

• 한국콘텐츠학회논문지
• /
• 제12권6호
• /
• pp.48-55
• /
• 2012

스마트폰이나 태블릿 PC와 같은 모바일 디바이스에 이용되는 디지털 콘텐츠 수가 IT 산업 발달과 함께 급속도로 증가하고 있다. 이와 함께 디지털 콘텐츠 관리 방법에 대한 연구도 활발히 진행되고 있다. 기존 연구에서 인터넷 불가능지역에서 모바일 디바이스간에 디지털 콘텐츠 활용 정보를 효율적으로 관리할 수 있는 CTI가 정의되었으며, 콘텐츠가 전달될 때 마다 생성되는 CTI에 대한 관리, 오버헤드 감소, 가능한 빠른 시간에 많은 CTI를 수집할 수 있는 기술 등과 같은 콘텐츠추적정보 관리 방법을 제안하였다. 본 논문는 콘텐츠추적정보 관리 방법을 검증하고, 성능을 분석할 수 있는 시뮬레이터를 설계, 구현하였다. 이 시뮬레이터는 인터넷 접근이 안되는 환경에서 모바일 디바이스의 이동에 따른 콘텐츠 이동을 가상으로 시뮬레이션하고, 콘텐츠추적정보 관리 방법에 대한 효율적인 동기화 오버헤드 감소와 여러 이점들을 검증하였다.

• 한국컴퓨터정보학회논문지
• /
• 제25권12호
• /
• pp.109-117
• /
• 2020

본 논문에서는 5G 무선 네트워크에서 높은 처리율, 저지연 및 서비스 영역화를 제공하기 위한 LADN(로컬 영역 데이터망)을 살펴보고, LADN을 위한 향상된 제어 프로토콜 설계 방안을 제안한다. LADN은 3GPP 5G 통신 시스템에서 새롭게 도입된 개념으로써, 단말(UE)이 특성 서비스 영역에 위치해 있을 때, 특정 LADN 세션을 연결할 수 있는 데이터 네트워크를 의미한다. 5G 무선 네트워크에서 단말과 핵심 망의 LADN 정보가 동일하지 않은 경우가 발생했을 때, 단말의 LADN 세션 설정이 실패하게 된다. 본 논문에서 제안하는 기법은 특정 등록 절차 수행을 통하여 단말과 5G 핵심 망의 LADN 정보를 신속하게 갱신하여 일치시키고 곧바로 LADN 세션을 적절하게 설정한다. 결과적으로, 제안하는 ECP 기법은 5G 무선 네트워크에서 LADN 서비스 제공을 위한 세션 연결 수행 시, 불필요한 제어 신호 오버헤드 및 통신 지연 발생을 방지할 수 있다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제11권3호
• /
• pp.207-220
• /
• 2011

Coarse-grained reconfigurable architecture (CGRA) based embedded systems aims to achieve high system performance with sufficient flexibility to map a variety of applications. However, the CGRA has been considered as prohibitive one due to its significant area/power overhead and performance bottleneck. In this work, I propose reconfigurable multi-array architecture to reduce power/area and enhance performance in configurable embedded systems. The CGRA-based embedded systems that consist of hierarchical configurable computing arrays with varying size and communication speed were examined for multimedia and other applications. Experimental results show that the proposed approach reduces on-chip area by 22%, execution time by up to 72% and reduces power consumption by up to 55% when compared with the conventional CGRA-based architectures.

• 한국지반공학회:학술대회논문집
• /
• 한국지반공학회 2010년도 추계 학술발표회
• /
• pp.423-427
• /
• 2010

To develope SOC(social overhead capita) which constructs the railroad, highway etc., the geo-technical foundation have to be well understood for the safety works. In this paper, we selected Moonkyung area for the study area, which has various geological units and geological structure including the big thrust and fold. By this reason one of the geo-technical information is the engineering geology map. To make the map, lithology and soil distribution with drilling data are important elements. Three dimensional geo-infomation is established by fence diagram which is several geological cross sections and/or computer software 3D Geomodeller, EarthVision, GSI3D, Gocad.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제7권1호
• /
• pp.36-42
• /
• 2007

A low-power compact driver for multistandard physical layer is presented. The proposed driver achieves low power and small area through the voltage-mode driver with trans-impedance configuration and the novel hybrid driver,. In the voltage-mode driver, a trans-impedance configuration alleviates the problem of limited common-mode range of error amplifiers and the area and power overhead due to pre-amplifier. For a standard with extended output swing, only current sources are added in parallel with the voltage-mode driver, which is named a 'hybrid driver'. The hybrid architecture not only increases output swing but reduces overall driver area. The overall driver occupies $0.14mm^2$. Power consumptions under 3.3-V supply are 24.5 mW for the voltage-mode driver and 44.5 mW for the hybrid driver.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 학술회의 논문집 정보 및 제어부문 A
• /
• pp.271-274
• /
• 2003

This paper presents a Built-in Current Sensor that detect defects in CMOS integrated circuits using the current testing technique. This scheme employs a cross-coupled connected PMOS transistors, it is used as a current comparator. Our proposed scheme is a negligible impart on the performance of the circuit undo. test (CUT). In addition, in the normal mode of the CUT not dissipation extra power, high speed detection time and applicable deep submicron process. The validity and effectiveness are verified through the HSPICE simulation on circuits with defects. The entire area of the test chip is $116{\times}65{\mu}m^2$. The BICS occupies only $41{\times}17{\mu}m^2$ of area in the test chip. The area overhead of a BICS versus the entire chip is about 9.2%. The chip was fabricated with Hynix $0.35{\mu}m$ 2-poly 4-metal N-well CMOS technology.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제9권1호
• /
• pp.37-50
• /
• 2009

Evaluation results about area scaling capabilities of various SRAM margin-assist techniques for random $V_T$ variability issues are described. Various efforts to address these issues by not only the cell topology changes from 6T to 8T and 10T but also incorporating multiple voltage-supply for the cell terminal biasing and timing sequence controls of read and write are comprehensively compared in light of an impact on the required area overhead for each design solution given by ever increasing $V_T$ variation (${\sigma}_{VT}$). Two different scenarios which hinge upon the EOT (Effective Oxide Thickness) scaling trend of being pessimistic and optimistic, are assumed to compare the area scaling trends among various SRAM solutions for 32 nm process node and beyond. As a result, it has been shown that 6T SRAM will be allowed long reign even in 15 nm node if ${\sigma}_{VT}$ can be suppressed to < 70 mV thanks to EOT scaling for LSTP (Low Standby Power) process.

• 국제지역연구
• /
• 제21권4호
• /
• pp.125-139
• /
• 2017

본 연구는 미얀마의 지역 간 인구이동의 결정요인과 패턴을 분석한다. 인구이동은 경제적 요인과 사회적 요인뿐만 아니라 지역적 특성 등 다양한 요인에 의해 영향을 받는다. 소득과 취업 그리고 사회간접자본과 같은 요소에 의해 영향을 받는다. 따라서 본 연구는 다음의 두 가지 연구문제를 분석하려고 한다. 첫째로, 미얀마의 개혁과 개방으로 농촌에서 도시로의 인구이동이 일어나고 있는 지 분석하려고 한다. 미얀마에서도 다른 개도국들이 경험했던 인구이동의 패턴이 발생하는 지를 검증하려고 한다. 둘째로, 미얀마의 인구이동에 사회간접자본이 미치는 영향을 분석한다. 도로, 전기, 수도 등 기본적 사회간접자본이 인구이동에 미치는 영향을 분석한다. 이는 지역 균형 발전을 위한 사회간접자본의 투자 정책 결정에 시사점을 줄 것이다. 분석결과 첫째로, 미얀마의 인구이동 패턴은 다른 개도국이 경험한 것과 같이 농촌에서 도시지역으로의 인구이동이 일어나고 있다. 미얀마의 도시지역인 양곤과 만달레이 지역으로 인구이동이 이루어지고 있는 것으로 분석되었다. 둘째로 도로를 비롯한 사회간접자본은 인구를 흡입하는 능력이 있는 것으로 분석되었다. 셋째로, 취업기회는 미얀마 인구이동에 가장 큰 영향을 미치는 것으로 분석되었다. 경제개발 초기 단계이지만 해외 자본이 들어오고 있는 상황에서 취업의 기회가 높은 지역으로 인구가 이동하는 것으로 분석되었다. 이는 해외자본을 통해서 경제개발이 이루어지고 있는 상황에서 해외자본의 유입의 방향과 지역의 발전의 불균형 정도가 결정될 것으로 분석된다.