An Algorithm on Function Hazard Elimination for Asynchronous Circuit Synthesis

비동기 회로 합성을 위한 펑션 해저드 제거 알고리듬

In this paper, a new function hazard elimination algorithm is proposed for asynchronous circuit synthesis. In previous approach, function hazard is eliminated by using state graph which is obtained from the state assignment on STG(signal transition graph) representing transition relationship among signals. These algorithms can use conventional hazard removal and synthesis method applied in synchronous system, but it has much computational complexity and takes much time to handle the state graph. Although some hazard elimination algorithm from STG were proposed, it could not reduce the area overhead due to the addition of new signals. The proposed algorithm eliminate function hazard directly on STG and also control the number of minterms and product-term of added signal in order to minimize the area overhead. Experimental results on benchmark data shows that overall circuit area after hazard elimination is decreased about 15% on the average than that of previous method.

본 논문에서는 비동기 논리 회로 합성을 위해서 신호천이 그래프 상에서 직접 펑션 해저드를 제거하고 신호선의 추가에 따른 면적의 오버헤드를 최소화하는 새로운 알고리듬을 제안한다. 기존의 펑션 해저드 제거방법은 신호선 사이의 전이 관계를 나타내는 신호천이 그래프로부터 상태를 할당하여 얻어지는 상태 그래프를 이용하였다. 이 방법은 해저드의 제거를 위해 동기 시스템에서 사용하는 방법을 그대로 적용할 수 있으나, 상태 그래프의 구성과 조작에 많은 시간이 소요되는 단점이 있다. 이에 따라 신호천이 그래프를 직접 이용하는 방법이 제시되었으나 해저드의 제거에 따른 면적의 오버헤드는 고려되지 않았다. 본 논문에서는 신호천이 그래프로부터 직접 해저드를 제거함으로써 기존의 상태 그래프를 이용하는 방법에 비해 계산량을 줄이고, 추가되는 신호를 구현하기 위한 논리회로의 크기는 최소항과 적항의 개수를 조절하여 최소화하였다. 제안하는 알고리듬을 벤치마크 데이터로 실험한 결과 면적의 오버헤드가 평균 15%이상 감소함을 확인하였다.