• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권2호
• /
• pp.177-183
• /
• 2015

A high speed VLSI digital Winner-Take-All (WTA) circuit called simultaneous digital WTA (SDWTA) circuit is presented in this paper. A minimized comparison-cell (w-cell) is developed to reduce the size and to achieve high-speed. The w-cell which is suitable for VLSI implementation consists of only four transistors. With a minimized comparison-cell structure SDWTA can compare thousands of data simultaneously. SDWTA is scalable with O(mlog n) time-complexity for n of m-bit data. According to simulations, it takes 16.5 ns with $1.2V-0.13{\mu}m$ process technology in finding a winner among 1024 of 16-bit data.

• 한국전자통신학회논문지
• /
• 제8권1호
• /
• pp.105-111
• /
• 2013

선형적인 읽기와 쓰기 특성을 가지고 있는 승자전취메커니즘 방식의 아날로그 메모리를 구현하였다. 메모리의 읽기 동작은 연상메모리의 최적 함수 선택을 위하여 절대값 회로와 승자전취메커니즘 회로가 이용된다. 본 연구에서는 병렬의 고속 쓰기와 읽기 동작뿐만 아니라 고집적을 가능하게 하는 시스템 구성이 실현된다. 복수의 메모리 셀의 구현이 더 높은 집적도와 고속의 쓰기 읽기를 위하여 구현된다. 실시간 인식을 위하여 본 연구에서 사용된 함수는 이상적이며 메커니즘의 시뮬레이션을 위하여 MOSIS의 $1.2{\mu}$ 더블폴리 CMOS 공정 파라미터를 사용하였다.

• 대한전자공학회논문지SD
• /
• 제45권5호
• /
• pp.26-32
• /
• 2008

아날로그 WTA 회로의 성능은 코너 오차와 옵셋 오차에 영향을 받는다. 코너 오차는 큰 트랜스컨덕턴스를 가진 트랜지스터가 그 해결방안으로 제시되고 있지만, 소자 부정합에 의한 옵셋 오차 제거 방법에 대한 연구는 아직 미진한 상태이다. 본 논문은 WTA에서의 옵셋 오차를 분석하고, 옵셋을 줄이는 설계 가이드라인과 발생한 옵셋의 영향을 제거하는 회로를 제안한다. 실험 결과는 이론적 분석의 타당함과 옵셋 오차가 현저하게 개선되었음을 보여준다.

• 대한전자공학회논문지SD
• /
• 제44권2호
• /
• pp.55-60
• /
• 2007

본 논문에서는 1차원 CMOS 포토다이오드 픽셀 어레이를 이용한 광학 각도 센서에서, 해상도를 2배 향상시키는 인터폴레이션 방법을 제안한다. 제안된 구조는 인터폴레이션을 위하여 모든 픽셀을 짝수 픽셀 그룹과 홀수 픽셀 그룹으로 나누어, 각 그룹에서 가장 밝은 빛이 들어오는 픽셀(winner)을 winner take all 회로를 이용하여 찾아 이로부터 인터폴레이션을 수행하여 각도 센서의 해상도를 2배 향상시킨다. 제안된 인터폴레이션 방법은 픽셀이나 WTA 회로의 추가없이 간단히 하나의 XOR 게이트와 전압 비교기 회로를 이용하여 구현할 수 있다. $5.6{\mu}m$의 픽셀 피치를 가진 336개의 포토다이오드 픽셀 어레이를 $0.35{\mu}m$ CMOS 공정으로 구현한 후, 그 위에 $50{\mu}m$ 폭의 슬릿을 붙여서 광학 센서를 구성하여 실험하였다. 측정된 각도 해상도는 $0.1{\circ}$이며 35mW의 전력을 소모하고 최대 초당 8000번 각도를 측정할 수 있다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -3
• /
• pp.1386-1389
• /
• 2002

We consider interleaved buck converters using a switching rule based on Winner-Take-All (ab. WTA) nonlinearity. We clarify that this system exhibits various bifurcation phenomena. We also show that the switching phase of each converter is controlled by the WTA. Using a simple test circuit, ripple reduction and typical phenomena are verified in the laboratory.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제50권2호
• /
• pp.87-92
• /
• 2001

This paper proposes a new content-addressable memory implemented with an analog array which has linear writing and erasing characteristics. The size of the array in this memory is $2{\times}2$, which is a reasonable structure for checking the disturbance of the unselected cells during programming. An intermediate voltage, Vmid, is used for preventing the interference during programming. The operation for reading in the memory is executed with an absolute differencing circuit and a winner-take-all (WTA) circuit suitable for a nearest-match function of a content-addressable memory. We simulate the function of the mechanism by means of Hspice with 1.2${\mu}m$ double poly CMOS parameters of MOSIS fabrication process.

• 한국전자통신학회논문지
• /
• 제10권3호
• /
• pp.357-364
• /
• 2015

본 연구에서는 아날로그 메모리를 이용한 DC-DC 컨버터 제어기를 설계하였다. 이 방식은 기존의 폐루프 방식의 컨버터 제어기가 안고 있는 안정도 문제를 근본적으로 해결하는데 기여하게 될 것이다. 본 연구에서 아날로그 메모리는 컨버터의 출력과 이에 대응되는 최적의 시비율 판단을 위한 연상메모리를 구현하는데 이용된다. 메모리의 읽기 동작은 연상메모리의 최적 함수 선택을 위하여 절대값 회로와 승자전취 메커니즘 회로가 사용되며, 병렬의 고속 쓰기와 읽기 동작뿐만 아니라 고집적을 가능하게 하는 시스템 구성이 제안된다.