

아날로그 메모리를 이용한 DC-DC컨버터 제어기 설계

채용웅* · 도왕록**

Design of DC-DC converter controller implemented with analog memory

Yong-Yoong Chai* · Wang-Lok Do**

요약

본 연구에서는 아날로그 메모리를 이용한 DC-DC 컨버터 제어기를 설계하였다. 이 방식은 기존의 페루프 방식의 컨버터 제어기가 안고 있는 안정도 문제를 근본적으로 해결하는데 기여하게 될 것이다. 본 연구에서 아날로그 메모리는 컨버터의 출력과 이에 대응되는 최적의 시비를 판단을 위한 연상메모리를 구현하는데 이용된다. 메모리의 읽기 동작은 연상메모리의 최적 함수 선택을 위하여 절대값 회로와 승자전취 메커니즘 회로가 사용되며, 병렬의 고속 쓰기과 읽기 동작뿐만 아니라 고집적도를 가능하게 하는 시스템 구성이 제안된다.

ABSTRACT

This research presents a DC-DC converter controller implemented with an analog memory. The structure of the converter will contribute to solve the stability problem unavoidable in a conventional closed loop converter. The analog memory will be used for realizing CAM(Content Addressable Memory) which contains the output of the converter and the relevant duty ratio, respectively. The operation for reading in the memory is executed with an absolute differencing circuit and a WTA(Winner-Take-All) circuit suitable for a nearest-match function of the CAM. We also present a system architecture that enables highly-paralleled fast writing and quick readout as well as high integration density.

키워드

Programming Voltage, WTA, Content Addressable Memory, DC-DC Converter, Controller
프로그래밍 전압, 승자 전취 메커니즘, 연상 메모리, 직류 변환 장치, 제어기

1. 서론

현대에 이르러 전기 및 하이브리드 자동차와 ESS를 비롯한 전력관리 분야의 발전으로 인해 안정적인 전원공급을 위한 신뢰성 높은 DC-DC컨버터 제어의 요구가 높아지고 있다.

DC-DC컨버터는 전력전자시스템의 한 분야로써 세 가지 구성영역을 필요로 한다. 이를테면 전력전자시스

템의 응용분야를 결정함에 있어서 기초를 이루는 전력분야, 제어목적에 위한 각종 신호처리에 필요한 아날로그 또는 디지털 전자회로의 설계와 구성을 포함하는 전자분야, 페루프시스템의 안정도와 응답특성의 개선을 위한 제어분야가 그것이다. 이 세 가지 구성영역 중 제어분야는 전력전자시스템의 성능을 결정하는 매우 중요한 요소이다[1].

최근에 연구 및 산업현장에서 사용되는 대부분의

* 교신저자(corresponding author) : 계명대학교 전자공학과(yychai@kmu.ac.kr)

** 계명대학교 전자공학과 석사과정(dw112345@naver.com)

접수일자 : 2015. 01. 06

심사(수정)일자 : 2015. 03. 13

게재확정일자 : 2015. 03. 23

DC-DC컨버터는 반도체 기술 발전에 의해 개발된 전력반도체스위치를 이용한 온·오프 제어를 기반으로 직류변환을 한다. 이와 같은 온·오프 제어는 전력반도체스위치에 인가되는 PWM신호의 시비율을 조절하여 출력의 특성을 변화시키는 방법이다.

반도체 기술의 발달은 고성능의 마이크로컨트롤러 및 DSP 발전으로 이어지고 전력전자시스템의 고속연산이 가능해짐에 따라 DC-DC컨버터에 인가되는 PWM신호의 시비율 제어를 위해 DC-DC컨버터의 모델링 및 제어기 설계를 통한 디지털 제어 방식이 주류를 이루고 있다.

본 논문에서는 기존의 DC-DC컨버터의 디지털제어 방식을 고찰하여 한계점을 지적하고 아날로그메모리를 이용한 새로운 방식의 DC-DC컨버터 제어를 제안한다.

II. 기존의 DC-DC컨버터의 제어 방식

2.1. DC-DC컨버터의 기본원리

DC-DC컨버터는 임의의 직류전원을 부하가 요구하는 형태의 직류전원으로 변환시키는 전력변환기이다.

그림 1은 DC-DC컨버터의 개념도로써 DC-DC컨버터는 전력반도체스위치, 커패시터, 인덕터 및 변압기로 구성된다. 전력반도체스위치는 온·오프 제어를 통하여 출력 측에 전달하는 에너지를 제어하며 인덕터와 커패시터는 에너지를 저장하였다가 출력 측에 전달하는 역할을 하거나 출력전압의 리플성분을 제거하는 필터 역할을 한다. 변압기는 입력과 출력을 분리하기 위해 추가될 수 있다.




그림 1. DC-DC컨버터의 개념도
Fig. 1 Conceptual diagram of DC-DC converter

DC-DC컨버터는 크게 변압기 사용 유무에 따라 두 가지로 분류 될 수 있다. 변압기를 사용하는 컨버터 중 대표적인 컨버터는 Forward, Flyback 방식의 DC-DC컨버터가 있고, 변압기를 사용하지 않는 컨버터는 대표적으로 Buck, Boost, Buck-Boost 방식 등이 있다.




그림 2. DC-DC컨버터의 기본 회로도
Fig. 2 Basic circuit of DC-DC converter

그림 2의 S는 스위치를 나타내며 온·오프에 따라 그림 3의 도통 시간 DT_s 와 주기 T_s 로 반복하고 있다. 그림 3에서 출력전압인 V_o 의 파형을 나타내고 있으며 직류 출력 전압 는 식 1에 의해 구해 질 수 있다. 수식 1의 결과에 V_o 따라 V_o 는 한 주기 T_s 에 대한 스위치의 도통 시간인 DT_s 의비인 D 에 비례하고 D 는 시비율이라고 정의된다[2].




그림 3. 출력 전압 그래프
Fig. 3 Voltage output graph

$$V_o = \frac{1}{T_s} \int_0^{T_s} v_o dt = DV_i \tag{1}$$

스위치의 시비율 D 를 조절함으로써 출력 전압을 제어할 수 있다.

그림 3의 그래프는 아직 DC-DC컨버터의 출력으로서 역할을 할 수 없는 구형파의 형태이다. 실제 DC-DC컨버터의 회로는 그림 2의 회로도에 인덕터와 커패시터를 이용한 저역 통과 필터를 포함시켜 출력 전압의 리플 성분을 충분히 제거시켜야한다. 또한 스위치가 도통이 되는 DT_s 의 기간 동안에 필터의 인덕터는 에너지가 축적이 되므로 스위치가 차단되는 동안 원래의 값으로 감소시키는데 필요한 패스를 만들어주어야 하므로 환류 다이오드를 포함시켜 회로를 구성하여야 그림 4의 직류전압의 출력을 사용할 수 있다.




그림 4. 직류 전압 출력
Fig. 4 DC voltage output

2.2. DC-DC컨버터의 디지털제어시스템

기준에 많은 DC-DC컨버터에서 사용되는 디지털제어시스템은 그림 5에서와 같이 DC-DC컨버터의 출력 전압 및 전류, 인덕터에 흐르는 전류 등을 A/D컨버터를 이용하여 계측한 후 디지털제어기에 입력으로 인가하여 디지털제어기의 출력 값인 제어된 PWM신호를 DC-DC 컨버터의 전력스위치소자에 인가하는 시스템이다.




그림 5. DC-DC컨버터의 디지털제어 시스템
Fig. 5 Digital control system of DC-DC converter

2.3. DC-DC컨버터의 디지털 전류제어의 방법

그림 6은 DC-DC컨버터의 일종인 부스터컨버터의 전류 제어기 설계를 위한 전류컨트롤러의 블록도이다. 전류 지령과 전류 응답 사이의 전달함수를 구하여 PI(비례-적분)제어기의 이득을 간략화하면 1차 저역 통과 필터의 전달함수의 형태와 같아진다. 그림 6의 전류 제어기에 안티 와인드업 제어기를 추가하여 연속도통모드에서의 부스터컨버터의 전류제어가 원활히 이루어짐을 알 수 있다[3].




그림 6. 전류제어기의 블록도
Fig. 6 Block diagram of current controller

2.4. 퍼지제어기를 이용한 디지털제어

그림 5의 디지털컨트롤러에 적용시킬 수 있는 제어기로써 퍼지제어기가 있다.

퍼지제어는 인간의 판단과 같은 모호함을 포함한 알고리즘을 If-Then 형식으로 표현하고, 퍼지 추론을 이용하여 마이크로컨트롤러나 DSP 등을 이용하여 실행시키는 것이다. 퍼지 제어기의 구조는 퍼지집합의 형태를 내부에서 취급하므로 PID제어기와 같은 종래의 제어기와 다를 것으로 예상될 수 있지만, 퍼지 제




그림 7. 퍼지 컨트롤러의 구조
Fig. 7 Structure of fuzzy controller

이기도 하나의 제어기로서의 형태는 일반 재래식 제어기와 유사하다. 일반 재래식 제어기와와의 차이점은 유통되는 정보량의 형태가 다르다는 점이다. 그림 7은

그림 5에서 디지털 제어기 부분에 포함될 수 있는 퍼지컨트롤러의 구성을 표현한다[4].

III. 기존 제어방식의 한계점

최근에 많이 사용되는 디지털제어기는 반도체 기술의 발전과 함께 과거에 비해 높은 성능의 DSP와 마이크로컨트롤러가 낮은 가격으로 개발환경에 투입됨으로써 디지털 제어기의 사용이 계속 증가되어 왔다.

DSP 또는 마이크로컨트롤러를 이용하여 설계된 디지털 제어기는 DC-DC컨버터의 전기적 특성을 파악하고 디지털제어기의 출력에 따라 전력스위치소자의 소비율을 조절함으로써 출력을 제어하는 것이 기본적인 구조이다.

그러나 이러한 제어방식은 DC-DC컨버터 설계에서 한계점을 드러낸다. DC-DC컨버터의 트랜스포머는 고속의 동작을 함에 따라 크기가 작아지게 함으로써 경량화 및 소형화의 이점은 얻을 수 있다. 하지만 이러한 페루프 시스템을 기반으로 한 고속 동작의 상황에서는 코어의 손실과 위상 보상 등의 여러 가지 요인에 따라 시스템이 불안정한 동작을 하게 된다.

DC-DC컨버터는 산업이 발달할수록 전기자동차를 비롯하여 스마트 그리드 시스템 등의 장기간 운행이나 한 순간의 고장도 큰 사고로 이어질 수 있는 환경에서 안정적인 동작은 필수적인 요소이다.

기존 DC-DC컨버터의 디지털제어기의 한계점을 극복하기 위한 방법으로 개루프 시스템으로 동작을 하는 안정적인 제어기로서 아날로그 메모리를 이용한 DC-DC컨버터 제어기를 제안한다.

IV. 아날로그 메모리

아날로그 연상메모리의 읽기동작은 어레이에 저장된 아날로그 신호와 외부에서 전달된 신호를 비교하여 가장 오차가 적은 블록의 내용을 패드를 통해 외부로 전달하는 동작을 일컫는다[5].




그림 8. 연상메모리의 읽기동작 블록도
Fig. 8 A block diagram of a content - addressable memory for read operation

그림 8은 연상메모리의 읽기동작을 위한 블록도를 나타낸다. 패드를 통해 전달된 아날로그 신호는 S/H 회로에 의해 래치되어 어레이의 각 셀의 신호와 비교된다. 이렇게 비교된 신호의 결과는 절대치회로[6]의 입력이 되어 두신호의 차이가 절대값 형태의 출력으로 나타난다. 이 출력은 WTA 회로[7-10]의 입력신호가 되어 두 신호 간에 전위차가 가장 작은 셀에 해당하는 블록의 출력은 논리 1이 되고 나머지 블록은 논리 0이 되어 입력신호와 가장 근접한 값을 갖는 셀의 블록만이 선택된다.




그림 9. 절대치회로
Fig. 9 An absolute differencing circuit

그림 9에는 차동증폭기, MOS트랜지스터와 커패시터 등으로 이루어진 절대치회로가 나타나 있다. 절대치회로는 동작초기에 차동증폭기의 +단자에 V_{ref} 를 인가하고 MN6을 온 시킴으로서 귀환회로에 의해 C3가 충전된다. 이러한 초기동작이 후에 접지상태에 있던 MN4와 MN5의 게이트에 전압 V_a 와 V_b 를 인가한다고 가정하자. 단 V_a, V_b 는 $V_{ref} - V_{th}$ 보다는 작아야 한다.

$$V_{ref} - V_{th} > \max(V_a, V_b) \tag{2}$$

수식 2에서 V_{th} 는 $MN5$, $MN6$ 의 문턱전압이고 $\max(V_a, V_b)$ 는 V_a 와 V_b 중에서 상대적으로 큰 값을 의미한다.

상기 조건을 만족하는 두 전압의 인가는 $MN4$ 와 $MN5$ 를 통해 $C1$ 과 $C2$ 를 충전시키고, 이 충전으로 노드 X 와 Y 의 전위는 각각 $V_{ref} - V_a - V_{th}$ 와 $V_{ref} - V_b - V_{th}$ 이 된다. 커패시터 $C1$ 과 $C2$ 의 충전이 완료된 후에 $MN4$ 와 $MN5$ 에 인가되었던 전압 V_a , V_b 가 교차되고 $MN6$ 을 off 시키면, 커패시터 $C3$ 가 방전하기 시작한다. 예를 들어 $MN4$, $MN5$ 에 인가된 전압 V_a 와 V_b 중에서 V_a 가 더 큰 값이라고 가정하면 노드 X 의 전위에는 변화가 없을 것이다. 그러나 $MN5$ 의 게이트에 새롭게 인가된 전위가 스위치 이전의 전위에 비해 상대적으로 큰 값이 인가되기 때문에 커패시터 $C1$ 에는 더 많은 전자가 충전될 여지가 있게 되어 $C3$ 에 있던 전자가 $C1$ 으로 이동하게 된다. 이러한 충전은 노드 Y 의 전위를 $V_{ref} - V_b - V_{th}$ 에서 $V_{ref} - V_a - V_{th}$ 로 변화시키게 된다. 한편 노드 Y 에 이러한 변화를 가져다준 $C3$ 의 방전으로 인해 차동증폭기의 출력에는 V_a 와 V_b 의 절대차 ($|V_a - V_b|$)에 비례한 값이 나타나게 된다. V_a 가 V_b 에 비해 상대적으로 작다고 해도 동일한 결과가 나타날 것이다. 이와 같은 절대치회로의 동작특성을 이용하여 외부로부터 인가된 전압(V_a)과 아날로그 연상메모리에 저장된 값(V_b)간의 절대 전위차를 알 수 있을 것이다. 그림 10에는 절대치회로에 V_a 와 여러 개의 V_b 가 회로에 인가되었을 경우와 V_b 에 여러 개의 V_a 가 인가되었을 경우에 대한 Hspice 시뮬레이션 결과를 보이고 있다.




그림 10. 절대치회로의 시뮬레이션 결과
Fig. 10 Simulation results of an absolute differencing circuit

그림에서 두 전압의 크기에 비례하여 출력이 증가하고, V_a 와 V_b 가 바뀌어도 동일한 결과가 나타나는 것을 알 수 있다.

그림 11에 2x2어레이의 각 셀에 연결된 절대치회로와 WTA회로가 나타나 있다. WTA회로는 하나의 PMOS와 3개의 NMOS로 구성되어 있으며, 블록 0, 1, 2, 3은 각각 셀(0,0), (0,1), (1,0), (1,1)에 연결된 절대치와 WTA회로를 나타내고, MOS나 커패시터의 부호에서 두 번째 숫자는 각 셀에 해당하는 블록번호를 의미한다.

연상메모리 시스템에서 WTA회로는 승자전취 메커니즘으로서 입력된 신호와 저장된 신호간의 Hamming Distance가 가장 작은 블록의 셀을 선택하는 기능을 갖고 있다. 따라서 WTA회로는 이 회로의 입력이 되는 절대치회로의 출력이 가장 작은 블록을 선택하는 역할을 한다. 예를 들어 그림 11의 4개의 셀에 연결된 회로에서 셀(0,0)의 $MN10$ 게이트에 인가된 절대치회로의 출력이 가장 낮다고 가정하자.




그림 11. 2x2 어레이의 각 블록에 연결된 절대치회로와 WTA회로도

Fig. 11 An absolute differencing circuit and a WTA circuit pertaining to each block of a 2X2 array

$MP1$ 의 게이트에 인가된 바이어스 전압이 4개의 블록에 공통으로 인가되기 때문에 절대치회로의 출력

전압에 의해 $MP1$, $MN1$ 의 컨덕턴스가 결정되어 $V_{out}0$ 이 가장 높게 나타난다. 각 블록의 $MN2$ 에 해당하는 트랜지스터의 소스는 $MN7$ 의 드레인과 연결되어 공통드레인 회로를 구성한다. 따라서 $MN20$ 의 드레인 전위가 전체 블록에서 가장 높게 나타난다. 한편 이 출력은 $MP1$, $MN2$, $MN3$ 로 구성된 CMOS 회로로 귀환된다. 이 귀환은 각 블록의 $MN1$ 에 가장 낮은 전압이 인가된 블록의 출력만을 논리 1을 만들고 나머지 블록의 출력은 논리 0이 되게 할 것이다. 이것은 $MN2$ 의 드레인이 전원전압에 연결되어 포화상태나 차단상태 만이 가능하기 때문이다. 즉 두 값의 오차가 가장 작은 블록에 대해서는 $MN2$ 가 포화상태가 되고 그 나머지 블록에 대해서는 $MN2$ 가 차단상태가 되는 것이다.

그림 11에서 적용되었던 4개의 값이 절대치와 WTA로 구성된 회로의 입력이 되어 그 동적인 전압 특성을 나타내는 시뮬레이션 결과가 그림 12에 나타나 있다. 4개의 입력에서 두 값 간의 절대치가 가장 낮은 셀은 초기 상태를 유지하고 나머지 출력에서는 두 값 간의 오차 크기에 반비례하여 출력 커패시터가 방전되는 것을 알 수 있다. 이러한 결과는 두 값의 전위차가 가장 낮은 블록을 논리 1이 되게 하고 나머지 블록은 논리 0이 되도록 한다. 이와 같은 동작은 본 연구의 아날로그 연상메모리가 입력신호와 메모리에 저장된 신호가 정확하게 같지 않아도 특정 셀을 선택하는 근접매칭 방식의 승자전취 메커니즘의 특성을 나타내는 것을 보여준다.




그림 12. 절대치와 WTA 회로의 동작특성을 나타내는 시뮬레이션 결과

Fig. 12 Simulation results for operational characteristics of an absolute differencing and a WTA circuit

V. 아날로그 메모리를 이용한 DC-DC컨버터의 제어기

그림 13은 아날로그 메모리를 이용한 DC-DC컨버터 제어기의 블록도이다.




그림 13. 아날로그 메모리를 이용한 DC-DC컨버터제어기의 블록도

Fig. 13 Block diagram of DC-DC converter controller using analog memory

아날로그 메모리를 이용한 DC-DC컨버터 제어기 역시 기존의 디지털 제어기에서와 같은 방식으로 출력전압 또는 전류 값이 입력단으로 회귀하여 다음 출력을 위한 시비율 결정에 관여한다. 하지만 출력값이 기준전압과 비교되고 이에 따른 오차의 크기에 따라 시비율을 반영하는 기존의 방식과는 달리 제안하는 아날로그 메모리 방식에서 컨버터의 출력값은 아날로그 메모리에서 출력값에 대응되는 최적의 시비율을 선택하기 위한 메모리의 주소 선택을 위한 역할로 제한된다는 점이 다르다고 할 수 있다. 이러한 동작은 아날로그메모리의 어드레스부에 출력값이, 그리고 데이터부에 그에 해당하는 시비율에 대응하는 전압이 저장되어 있음으로 해서 가능하다. 아날로그메모리는 디지털메모리와는 달리 WTA 방식에 의해 데이터의 출력이 가능한 CAM(Contents Addressable Memory)의 구현이 가능하기 때문에 출력값에 가장 근접한 시비율에 대응되는 전압이 메모리로부터 출력된다. 아날로그 메모리에서 출력된 값은 비교기의 부입력에 인가되어 시비율이 조절된 PWM신호를 DC-DC컨버터의 전력스위칭소자에 인가하게 된다.

그림 14는 아날로그 메모리를 이용한 PWM신호 제어기를 나타낸 것으로서 Feedback value는 컨버터의 출력값을 나타낸다. CAM의 구성을 보면 좌측에는 출력값에 대응되는 전압이 프로그래밍 되어 있으며 앞서 언급한 바와 같이 WTA 방식으로 설계된 메모

리는 컨버터의 출력값에 가장 근접한 값에 해당되는 주소가 선택될 것이다. 이와 같은 선택에 의해 미리 프로그래밍된 DC 전압이 아날로그 메모리의 출력으로 되어 PWM에 의한 시비율을 결정하는 비교기의 입력이 될 것이다.

이러한 동작 알고리즘은 페루프 시스템의 특성상 고속 동작에 따른 동특성의 불안정이나 코어의 손실 등에 따른 이득조절 등의 설계 요소를 제거시키고 개루프 형태의 시스템으로 동작함으로써 DC-DC컨버터의 안정적인 동작을 수행할 수 있다. 따라서 기존의 페루프 방식의 컨버터 시스템이 가지고 있는 stability를 고려한 설계 방식을 더 이상 필요로 하지 않게 될 것이다.

이와 같은 동작을 가능하게 하기 위해서는 아날로그 메모리는 운용 전에 프로그램이 되어야 하는데, 앞에서 제안된 아날로그메모리는 built-in 상태에서 프로그래밍이 가능하기 때문에 이를 위한 특별한 장치들 요구하지 않는다.




그림 14. 아날로그 메모리를 이용한 PWM신호 제어기

Fig. 14 PWM signal controller using analog memory

V. 결론

DC-DC컨버터가 많이 사용되는 전기자동차나 스마트 그리드 시스템은 안정적인 DC-DC컨버터의 사용이 필수적이다. 하지만 기존의 DSP 및 마이크로컨트롤러의 사용으로 디지털제어기가 적용된 DC-DC컨버터는 고속 동작의 페루프 시스템의 특성으로 시스템의 stability를 확보하기 위한 제어가 불안정하고 코어 손실에 따른 이득 조절 등으로 인해 고속의 시스템

설계에 한계가 있었다.

이러한 문제를 극복하기 위하여 개루프 시스템으로 동작하는 PWM듀티비에 대한 LUT가 내장된 아날로그 메모리를 이용한 DC-DC컨버터 제어기를 제안하였다.

본 논문에서 제안한 제어기는 시스템 구성이 단순하여 시스템의 개선을 위한 수정이 용이하고 안정적인 DC전압 출력이 필요한 시스템에 충분한 역할을 할 것이다. 이러한 구성은 기존의 컨버터가 안고 있는 고속 동작의 어려움을 해결하는데도 기여할 수 있을 것이다.

앞으로 본 논문에서 제안한 아날로그 메모리를 이용한 제어기의 실제 구현을 통한 데이터를 확보하는 추가 연구를 진행할 계획이다.

감사의 글

본 연구는 산업통상자원부·한국산업기술진흥원 지정 계명대학교 전자화자동차부품지역혁신센터(B0008866)의 지원에 의한 것입니다.

참고 문헌

- [1] E. Nho, *Power Electronic*, Seoul Korea: mundang, 2011.
- [2] H. Kim, *Switch mode Power supply*, Paju Korea: BMsungandang, 2012.
- [3] K. Lee, "Design and Implementation of a Current Controller for Boost Converters Using a DSP," *The Korean Institute of Power Electronics*, vol. 17, no. 3, 2012, pp. 259-265.
- [4] L. Guo, and J.-Y. Hung, and R.-M. Nelms, "Evaluation of DSP-Based PID and Fuzzy Controllers for DC-DC Converters," *IEEE Trans. Industrial Electronics*, vol. 56, no. 6, 2009, pp. 2237-2248.
- [5] Y. Chai, "An Analog Content Addressable Memory implemented with a Winner-Take-All Strategy," *J. of the Korea Institute of Electronic Communication Science*, vol. 8, no. 1, pp.

105-111.

- [6] J. Guerrieri, "Low power analog absolute differencing circuit and architecture," *US patents*, patent No. US5438293, 1995.
- [7] L. G. Johnson, "MOS implementation of winner-Take-All network with application to content-addressable memory," *Electronics Letters*, vol. 27, no. 11, 1991, pp. 957-958.
- [8] S. Ahn, D. Kim, O. Kwon, Y. Bae, and J. Lee, "Analysis on the Dynamics of Keyword Mapping for Detecting Emerging Technologies : A Case Study on Graphene," *J. of the Korea Institute of Electronic Communication Science*, vol. 7, no. 6, 2012, pp. 1393-1492.
- [9] K. Yoon and Y. Chai, "Enhancement of Data Retention Time in DRAM through Optimization of Sidewall Oxidation," *J. of the Korea institute of Electronic Communication Science*, vol. 7, no. 4, 2012, pp. 833-838.
- [10] S. Bae and J. Han, "Object Oriented Fault Detection for Fault Models of Current Testing," *J. of the Korea Institute of Electronic Communication Science*, vol. 5, no. 4, 2010, pp. 443-449.



도왕록(Wnag-Lok Do)

2013년 2월 계명대학교 졸업(공학사)

2015년 1월 계명대학교 석사과정

※ 관심분야 : DC-DC컨버터

저자 소개



채용웅(Yong-Yoong Chai)

1985년 8월 서강대학교 졸업(공학사)

1991년 4월 Oklahoma State Univ. 졸업(공학석사)

1994년 12월 Oklahoma State Univ. 졸업(공학박사)

계명대학교 전자공학과 교수

※ 관심분야 : 혼성모드 집적회로 설계