• 한국음향학회지
• /
• 제28권2호
• /
• pp.119-126
• /
• 2009

본 논문에서 제안한 줄 없는 기타는 크게 레이저 현과 프렛, 음 합성 알고리듬과 프로세서로 구성된다. 레이저 현은 레이저 모듈과 포토다이오드를 이용하여 스트로크와 아르페지오를 표현할 수 있도록 하였고, 프렛은 전압 분배기를 이용하여 구현하였다. 몸통은 물리적 모델링 합성법을 이용하였기 때문에 줄 없는 기차에는 울림통의 역학을 하는 물리적인 몸통이 없다. 제안한 기타의 프렛은 실제 프렛을 동일하게 표현할 수 있어 기존의 코드 글러브를 이용한 로드 표현뿐 아니라 실제 기타와 같은 솔로 연주도 가능하다. 해머링 온, 풀링 오프, 슬라이딩과 같이 프렛 변화가 있는 연주음은 전압 분배기로부터 받은 프렛의 정보를 파라미터로 사용하여 합성한다. 연구법에 따른 음의 피치 변화는 디지털 도파관 모델에서 파동의 전파 속도 변화로 표현하였다. 이 합성 모델은 동일 프렛에서 현의 장력을 변화시켜 연주하는 비브라토 음도 합성 할 수 있다. 레이저 현과 프렛으로부터 받아들인 정보를 합성 알고리듬의 파라미터로 변환하여 기타 음을 생성하고 이를 실시간으로 출력할 수 있도록 TMS320F2812를 사용하였다. 웹에 공개한 동영상에는 제안한 알고리듬과 인터페이스를 이용하여 실시간으로 합성한 '아리랑' 연주를 볼 수 있다. 제안한 알고리듬이 피치 변화를 표현하는 기타 솔로 연주법에 효과적이고 줄 없는 기타로 실시간 연주가 가능함을 확인할 수 있다.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2004년도 Asia Display / IMID 04
• /
• pp.831-833
• /
• 2004

A novel transflective-type LC mode with good display performance has been developed In order to drive both transmissive and reflective modes simultaneously without any modulation of gamma in a single-gap structure, we have introduced a new design concept in the reflective region, where the capacitance is separated into liquid crystal($C_{LC}$} and organic layer($C_{OL}$), playing a key role as a voltage divider in our cap-divided VA-mode. With this cap-divided method having both merits of simplifying process and good legibility, we have achieved good optical characteristics such as high contrast ratio and wide viewing angle in a single-gap homeotropic panel design.

• 전기학회논문지
• /
• 제62권7호
• /
• pp.950-955
• /
• 2013

This paper proposes a new low-cost current detection method to implement vector-controlled inverter of 3-phase induction motor or permanent-magnet synchronous motor using 2 shunt resistors instead of expensive Hall current sensors. The proposed method can detect perfect phase currents without current-immeasurable area in all operating conditions of motor. This method uses 2 shunt resistors in Hall current sensor positions conventionally used to detect phase currents. Therefore, it requires accurate analog differential amplifiers to detect voltages across shunt resistors at high electric potential to ground. We show the good solutions which are implemented by voltage-divider resistors networks and the instrumentation amplifiers using several Op Amps at cheap price. Computer simulations and experiments were performed to confirm the effectiveness of proposed method. These results show that proposed method can perfectly detect phase currents without current-immeasurable area in all operating conditions of motor.

• 대한기계학회논문집A
• /
• 제27권2호
• /
• pp.310-316
• /
• 2003

One of the significant subject in the automatic arc welding is to establish control system of the welding parameters for controlling bead geometry as a criterion to evaluate the quality of arc welding. This paper proposes an inference algorithm for bead geometry in CMA Welding using Neuro-Fuzzy algorithm. The characteristic welding parameters are measured by the circuit composed of hall sensor, voltage divider tachometer, etc. and then the bead geometry of each weld pool is calculated and detected by an image processing with CCD camera and a measuring with microscope. The relationships between the characteristic welding parameters and the bead geometry have been arranged empirically. From the result of experiments, membership functions and fuzzy rules are tuned and determined by the learning of neural network, and then the relationship between actual bead geometry and inferred bead geometry are concluded by fuzzy logic controller. In the applied inference system of bead geometry using Neuro-Fuzzy algorithm, the inference error percent is within -5%∼+4% in case of bead width, -10%∼+10% in bead height, -5%∼+6% in bead area, -10%∼+10% in penetration. Use of the Neuro-Fuzzy algorithm allows the CMA Welding system to evaluate the quality in bead geometry in real time as the welding parameters change.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2006년도 하계학술대회 논문집 Vol.7
• /
• pp.509-510
• /
• 2006

전류 및 전압을 측정하는 것은 오래전부터 CT(current transformer)/PT(potential transformer) 가 많이 사용되어져 왔지만, 이들은 iron core를 사용하기 때문에 포화특성이 발생하게 되어, 오차를 유발하게 된다. 이에 대한 대처 방안으로서 현재는 로고스키코일 및 분압방식을 이용한 ECT/EVT에 대한 적용이 진행이 되고 있다. ECT/EVT는 포화특성이 없고, 선형성이 매우우수하며, 소형, 경량이라는 점에서 현재 배전반의 변화 추세를 구현할 수 있는 충분한 능력을 지니고 있다. 이에 본 논문에서는 ECT/EVT를 제작하여, 특성을 분석하고자 한다. 특이점은 ECT/EVT가 EPOXY SPACER에 내장이 되어 사용이 되며, 이런 사용조건하에서의 이들의 특성이 변화 될 수 있는지를 살펴보았다. 그 결과 EPXOY 몰딩하에서도 그 선형성을 잃지 않았으며, 원하는 오차인 ${\pm}1%$에 부합되는 결과를 나타내었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 춘계학술대회
• /
• pp.675-677
• /
• 2009

통신기기에서 중요한 기술 중 하나인 PLL(Phase Locked Loop) 회로는 주기적인 신호를 원하는 대로, 정확한 고정점으로 잡아주는데 그 목적을 둔다. 일반적인 구조로 위상주파수검출기(Phase Frequency detector), 루프필터(Loop filter), 전압제어발진기(Voltage Controlled Oscillator), 디바이더(Divider)로 구성되어진다. 그러나 일반적인 PLL 구조로는 지터(jitter)가 증가하고 트랙(tracking) 속도가 느리다는 단점이 있다. 이를 보완하기 위해 루프필터 전단에 차지펌프(Charge pump) 회로를 추가하여 사용하고 있다. 본 논문에서는 CMOS를 이용한 PLL용 차지펌프를 설계하였다. 설계된 회로는 $0.18{\mu}m$ CMOS 공정 기술을 사용하여 CADENCE사의 Specter로 시뮬레이션 하였으며, Virtuso2로 레이아웃 하였다.

• 전자공학회논문지
• /
• 제51권5호
• /
• pp.99-105
• /
• 2014

위상 잡음과 위상고정 시간을 최소화하기 위해 최적화 된 대역폭을 변화 시키지 않고 기준 주파수 신호 스퍼를 줄일 수 있는 두 개의 대칭 루프를 가진 위상고정루프(PLL)를 설계 하였다. 기준 주파수 신호 스퍼를 감쇄시키는 원리는 PLL에 사용되는 전압제어발진기(VCO)의 입력전압을 안정화시키는 것이다. 이것을 위해 설계된 PLL은 종래 PLL과 다르게 2개의 출력을 갖는 위상주파수검출기(PFD), 2개의 루프필터, 2개의 입력전압을 갖는 VCO, 그리고 분주기로 구성되었다. $0.18{\mu}m$ CMOS 공정파라미터를 사용하여 동작원리를 시뮬레이션 한 결과 종래의 단일 루프 PLL과 비교할 때 스퍼 크기가 약 1/2로 감소된 것을 확인하였다. 또한 루프필터에 사용된 R과 C가 5% 오차를 갖고 있을 경우에도 스퍼 크기가 약 1/2로 감소된 것을 확인하였다. 사용된 공급전압은 1.8V이고 소비전력은 6.3mW이였다.

• 한국전자파학회논문지
• /
• 제17권8호
• /
• pp.732-738
• /
• 2006

10 GHz까지 동작하는 주파수 1/2 분배기와 주파수 1/4 분배기를 설계하였다. 회로에 사용된 설계 방법은 단일 위상 분주 방식이다. 단일 위상 분주 방식 분배기는 단 하나의 클럭 신호만을 필요로 하고 회로를 구성하는 소자도 크기가 작은 능동 소자로 이루어져 구조가 매우 간단한 장점이 있다. 측정을 통하여 바이어스 전압이 높아질수록 free running 주파수와 동작 주파수 영역이 높아짐을 확인할 수 있었다. 주파수 1/2 분배기와 주파수 1/4 분배기 회로에 바이어스 전압 $3.0{\sim}4.0V$, 입력 파워 16 dBm, 오프셋 전압 $1.5{\sim}2.0V$, 10 GHz 입력 신호를 가했을 때 입력 주파수의 1/2, 1/4에 해당하는 5 GHz, 2.5 GHz의 출력 신호를 각각 얻을 수 있었다. 주파수 1/2 분배기의 레 이 아웃 크기는 $500{\times}500 um^2$이고 측정용 패드와 연결 부분을 제외한 순수한 레이아웃 크기는 $50{\times}40 um^2$이다.

• 대한전자공학회논문지SD
• /
• 제46권7호
• /
• pp.61-67
• /
• 2009

본 논문에서는 0.25-$\mu$m 디지털 CMOS공정으로 제작된 UHF대역 RFID를 위한 무선통신용 쿼드러처(Quadrature) 출력이 가능한 Integer-N방식의 PLL 주파수 합성기를 설계 및 제작하여 측정하였다. Integer-N 방식의 주파수 합성기의 주요 블록인 쿼드러처 전압제어 발진기(Voltage Controeld Oscillator, VCO)와 위상 주파수 검출기(Phase Frequency Detector, PFD), 차지 펌프(Charge Pump, CP)를 설계하고 제작하였다. 전압제어발진기는 우수한 위상노이즈 특성과 저전력 특성을 얻기 위해 LC 공진기를 사용하였으며 전압제어 가변 캐패시터는 P-channel MOSFET의 소스와 드레인 다이오드를 이용하여 설계되었으며 쿼드러처 출력을 위해 두 개의 전압제어발진기를 서로 90도 위상차를 가지도록 설계하였다. 주파수 분주기는 프리스케일러(Pre-scaler)와 아날로그 디바이스사의 칩 ADF4111을 사용하였으며 루프 필터는 3차 RC필터로 설계하여 측정하였다. 측정결과 주파수 합성기의 RF 출력 전력은 50옴 부하에서 -13dBm이고, 위상 잡음은 100KHz offset 주파수에서 -91.33dBc/Hz 이었으며, 동작 주파수영역은 최소 930MHz에서 최대 970MHz이고 고착시간은 약 600$\mu$s이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2010년도 춘계학술대회
• /
• pp.665-667
• /
• 2010

본 논문에서는 주파수 하향 변환기를 이용한 전력증폭기의 혼변조 성분 검출 방법을 제안하였다. 전력증폭기 출력 신호의 일부를 전력분배기를 통해 2개의 경로로 나누어 변환기의 RF, LO 단자에 각각 인가한 뒤 그 차 주파수를 얻고, 얻어진 차 주파수 중 필요한 성분인 3차와 5차의 차 성분만 여파기로 걸러 내어 이를 DC 전압으로 변환함으로써 전력 증폭기 출력 신호의 혼변조 성분의 크기를 알 수 있었다. 3W 전력증폭기의 Vgs를 변화시켜서 3차 혼변조 성분이 -26.4~+2.15dBm, 5차 혼변조 성분이 -34.2~-12.89dBm으로 변화하였을 때, 검출된 DC 전압 크기는 +0.72~+0.9V의 변화를 보였다.