• 대한전자공학회논문지SD
• /
• 제38권2호
• /
• pp.114-121
• /
• 2001

능동제어형 전계방출 디스플레이의 전자공급원으로서 능동제어형 전계 에미터 어레이의 회로모델이 제안되었다. 능동제어형 전계 에미터 어레이는 전계방출을 안정화시키고 저전력구동을 위한 수소화 된 비정질 실리콘 박막 트랜지스터와 Spindt형 Mo 전계 에미터 어레이로 구성되었고 같은 유리기판 위에 제작되었다. 비정질 박막 트랜지스터와 Spindt형 Mo 전계 에미터 어레이의 전기적 특성으로부터 추출된 기본 모델 변수는 제안된 능동제어형 전계 에미터 어레이 회로모델에 입력되었고 SPICE 회로 시뮬레이터를 사용하여 특성을 분석하였다. 제작된 소자의 측정값과 DC 시뮬레이션 결과를 비교한 결과 두 값이 상당히 일치함으로써 등가회로 모델의 정확성을 확인하였다. 또한 제작된 소자의 transient 시뮬레이션 결과 전계 에미터 어레이의 게이트 커패시턴스와 TFT의 구동능력이 반응시간에 가장 크게 영향을 끼치고 있음을 확인하였다. 제작된 능동제어형 전계방출 에미터 어레이는 pulse width modulation으로 구동하는 경우 15㎲의 반응시간을 얻었고 이 값으로는 4bit/color의 계조(gray scale)표현이 가능하였다.

• 대한전자공학회논문지SD
• /
• 제48권3호
• /
• pp.34-41
• /
• 2011

본 논문은 넓은 튜닝 범위와 정밀한 해상도 성능을 가지는 능동 인덕터를 이용한 디지털 제어 발진기에 대한 논문이다. 디지털 제어 발진기의 주파수를 조정하기 위해 능동 인덕터의 트랜스컨덕턴스를 디지털적으로 조정하는 구조를 제안하였으며, 디지털 제어 발진기의 이득 또한 디지털적으로 조정하여 이득 변화를 상쇄하도록 하였다. 또한, 넓은 튜닝 영역과 정밀한 해상도를 구현하기 위해 자동 3 단계 주파수 및 이득 튜닝 루프를 제안하였다. 디지털 제어 발진기의 총 주파수 튜닝 영역은 2.1 GHz ~ 3.5 GHz로 1.4 GHz의 영역으로 이는 2.4 GHz의 중간 주파수에 대하여 58 %에 해당한다. 유효 주파수 해상도는 시그마 델타 모듈레이터를 사용하여 0.14 kHz/LSB를 구현하였다. 제안하는 디지털 제어 발진기는 0.13 ${\mu}m$ CMOS 공정으로 설계 되었다. 전체전력 소모는 1.2 V 공급전압에서 6.6 mW이며 위상 잡음 성능은 2.4 GHz 중간 주파수의 경우, 1 MHz 오프셋에서 -120.67dBc/Hz 성능을 보이고 있다.

• 전기전자학회논문지
• /
• 제2권1호
• /
• pp.1-14
• /
• 1998

본 논문에서는 초고속 정보통신망에 이용할 수 있는 이동수신 시스템 단말기의 RF 핵심부품인 안테나, 저잡음 증폭기, 혼합기, VCO와 베이스밴드 처리부에서의 변복조 시스템을 연구하였다. 고속 디지털 통신을 행하는 경우, 안테나의 대역폭과 멀티패스에 의해 생기는 선택성 페이딩이 커다란 문제가 될 수 있는 데 이를 해결하기 위한 방안으로 루프구조의 자계 안테나 특성을 갖는 광대역 소형 MSA(Microstrip Antenna)를 설계 제작하였다. 2단 저잡음 증폭기는 잡음 특성이 우수한 NE32584C를 사용하여 첫단에서 0.4dB 이하의 잡음지수를 갖도록 최적화 하였으며, 두 번째 단은 충분한 이득을 얻을 수 있도록 설계하였다. 그 결과 전체 잡음 지수는 중심 주파수에서 약 0.5dB, 이득은 39dB를 얻었다. 분포형 주파수 혼합기는 Dual-Gate GaAs MESFET를 사용하여 입력단에 하이브리드를 사용하지 않고 10dB 이상의 LO/RF 분리도를 얻었고, 회로의 크기를 최소화하였다. 또한, 선형적인 혼합 신호를 출력하여 베이스밴드에서의 신호왜곡을 감소 시켰으며, 주파수 혼합작용과 증폭작용이 동시에 이루어지므로 변환이득을 얻을 수 있고 분포형 증폭이론을 적용하여 광대역특성을 갖도록 설계하였다. VCO(voltage control oscillator)의 설계는 대신호 해석을 통한 발진기 이론을 도입하여 비교적 안정된 신호를 출력할 수 있도록 설계 제작하였다. 베이스밴드 처리부의 변복조 시스템은 선호의 대역폭을 넓히고 내잡음 간섭성 등에 우수한 방식으로 알려져 있는 DS/SS(Direct Sequence/spread Spectrum) 방식의 시스템 설계이론을 적용하였다. 본 연구에서는 BER 특성이 우수하고 고속 디지털 신호처리에 유리한 DQPSK 변/복조방식을 채택하였으며 PN 부호 발생기는 m-계열 부호를 출력하도록 하였다.

• 대한전자공학회논문지SD
• /
• 제42권2호
• /
• pp.23-30
• /
• 2005

이 논문에서는 낮은 stand-by power 및 DLL의 재동작 후 fast relocking 구조를 가지는 저전력, 고속 VISI 칩용 DLL(지연 고정 루프) 기반의 다중 클락 발생기를 제안하였다. 제안된 구조는 주파수 곱셈기를 이용하여 주파수 체배가 가능하며 시스템 클락의 듀티비에 상관없이 항상 50:50 듀티비를 위한 Duty-Cycle Correction 구조를 가지고 있다. 또한 DAC를 이용한 디지털 컨트롤 구조를 클락 시스템이 standby-mode에서 operation-mode 전환 후 빠른 relocking 동작을 보장하고 아날로그 locking 정보를 레지스터에 디지털 코드로 저장하기 위해 사용하였다. 클락 multiplication을 위한 주파수 곱셈기 구조로는 multiphase를 이용한 feed-forward duty correction 구조를 이용하여 지연 시간 없이 phase mixing으로 출력 클락의 duty error를 보정하도록 설계하였다. 본 논문에서 제안된 DLL 기반 다중 클락 발생기는 I/O 데이터 통신을 위한 외부 클락의 동기 클락과 여러 IP들을 위한 고속 및 저속 동작의 다중 클락을 제공한다. 제안된 DLL기반의 다중 클락 발생기는 $0.35-{\mu}m$ CMOS 공정으로 $1796{\mu}m\times654{\mu}m$ 면적을 가지며 동작 전압 2.3v에서 $75MHz\~550MHz$ lock 범위와 800 MHz의 최대 multiplication 주파수를 가지고 20psec 이하의 static skew를 가지도록 설계되었다.

• 전기화학회지
• /
• 제19권3호
• /
• pp.114-121
• /
• 2016

본 연구에서는 리튬이온전지의 충방전시 발생하는 발열특성을 CFD 모델링하고, 발열에 따른 충방전 특성을 해석하였다. 리튬이온전지는 직교 파우치형 구조로서 두께방향으로의 1차원계로 설정하여, 전류밀도 방정식, 열 및 물질전달 지배방정식을 도입하였다. Cut-off 전압이 3 V에서 충방전 전류밀도가 1C($17.5A/m^2$), 3C($52.5A/m^2$) 와 5C($87.5A/m^2$)에 대하여, 298K의 등온계와 충방전 전류밀도 별 발열계로 각각 설정하였다. 등온계와 발열계에서 모두 충방전 전류밀도가 높을수록 전지의 용량은 감소되는 것으로 나타났다. 등온계에 비하여 발열계에서 충방전 시간이 증가하였으며, 이는 발열에 의한 온도의 증가로 인해 전극의 평형전위가 감소하고, 리튬이온의 확산계수가 증가하기 때문인 것으로 고려된다. 또한, 리튬이온전지의 충전과 방전에 의한 열 발생 영향을 제어하기 위한 냉각효과를 분석하였다.

• 대한전자공학회논문지SD
• /
• 제40권4호
• /
• pp.65-73
• /
• 2003

본 논문은 진동형 각속도 검출 센서로부터 각속도 신호를 검출하는 애널로그 신호처리 ASIC의 구현에 관한 것이다. 각속도 검출 센서의 출력은 구조적으로 콘덴서의 용량변화로 나타나므로 이를 검출하기 위하여 전하 증폭기를 이용하였으며, 센서의 구동에 필요한 자체발진회로는 각속도 검출 센서의 공진 특성을 이용한 정현파 발진회로로 구현하였다. 특히 센서의 제조 공정으로 인한 특성 변화나 온도 변화와 같은 외부 요인에 의한 자체발진특성의 열화를 방지하기 위하여 자동이득조절회로를 사용하였다. 진동형 각속도 검출 센서의 동작특성에 의하여 진폭변조 형태로 나타나는 각속도 신호를 검출하기 위하여 동기검파회로를 사용하였다. 동기검파회로에서는 반송파의 크기에 따라 검파신호의 크기가 달라지는 현상을 방지하기 위하여 스위칭 방식의 곱셈회로를 사용하였다. 설계된 칩은 0.5㎛ CMOS 공정으로 구현하였으며, 1.2㎜×1㎜의 칩 크기로 제작되었다. 실험 결과 3V의 전원전압에서 3.6mA의 전류를 소비하였으며, 칩과 각속도 센서를 결합한 정상동작상태에서 직류에서 50㎐까지 잡음 스펙트럼 밀도는 -95 dBrms/√㎐에서 -100 dBrms/√㎐ 사이에 존재하였다.

• 대한전자공학회논문지SD
• /
• 제47권7호
• /
• pp.52-60
• /
• 2010

본 논문에서는 멀티코어 시스템을 위한 동적전력관리 프레임워크를 통하여 응용프로그램의 특성에 따라 멀티코어의 불필요한 전력소모를 줄일 수 있음을 Intel Centrino Duo를 사용한 경우와 ARM11 MPCore를 사용한 경우를 통하여 검증하였다. 프로세서의 종류에 따라 전력 소모를 줄이기 위하여 사용된 기술에 차이가 있으며 아직까지는 멀티코어 임베디드 프로세서에 동적 전압 관리와 같은 정밀한 제어가 이뤄지지 못하고 있다. 제안하는 동적전력관리 프레임워크를 이용하여 스마트폰과 같이 운영체제를 통한 멀티 프로세싱을 지원하는 환경에서는 다수의 프로세서가 소모하는 불필요한 전력을 효과적으로 줄일 수 있어야한다. 필요한 만큼의 프로세서 성능을 결정하고 실시간으로 프로세서의 성능을 변경함으로써 각 응용프로그램의 동작을 위한 최소 요구사항을 만족시키면서 전력소모를 최소화 시킬 수 있다. 이를 위하여 본 논문에서는 응용프로그램의 실행과 종료에 따라 필요한 동작을 자동화시키고 시스템 성능을 분석하기 위한 기준을 정의하였다. 대표적인 임베디드 프로세서와 범용프로세서에 제안하는 전력 관리 프레임워크를 적용하여 성능을 검증하였으며 본 논문이 제안한 동적전력관리 프레임워크가 응용프로그램의 최소 요구 성능을 만족시키면서 가능한 전력소모를 줄일 수 있는 인터페이스라는 것을 확인하였다.

• 한국전자파학회논문지
• /
• 제24권6호
• /
• pp.602-612
• /
• 2013

본 논문에서는 주파수 5.3 GHz에서 소형화된 branch line 커플러와 $360^{\circ}$ 이상의 위상천이를 보일 수 있는 가변 리액턴스 부하를 결합하여 소형화된 위상천이기의 설계를 보였다. 위상천이기의 소형화를 위하여, branch line 커플러의 새로운 구조를 제안하였다. 새로운 branch line 커플러는 전송선의 T 및 ${\pi}$형 등가회로 변환 방법을 이용하여 소형화하였다. 소형화된 branch line 커플러는 일반적인 구조에 비해 50 % 이상 소형의 크기를 가진다. 넓은 위상천이량을 갖기 위하여 전송선에 버렉터 다이오드 두 개를 입력과 출력에 연결한 부하 구조를 채택하였다. 특히, 조정 전압에 대한 위상천이량이 완만하도록 임피던스 변환기 역할을 하는 전송선을 설계된 부하 구조에 추가하여 구조를 보완하였다. 추가된 임피던스 변환기에 사용된 전송선 및 선정된 부하 구조의 전송선은 소형화에 장애가 되기 때문에 이를 집중 소자로 등가하여 소형화하였다. 제작된 위상천이기는 $15{\times}15mm^2$의 소형의 크기를 가지며, 조정 전압 0~10 V 범위의 경우, 중심 주파수 5.3 GHz에서 삽입 손실은 약 -4~-6 dB, 반사 손실은 -20 dB 이하, 약 $480^{\circ}$의 넓은 위상천이를 보였다.

• KSBB Journal
• /
• 제27권5호
• /
• pp.308-312
• /
• 2012

Argon-plasma jet (Ar-PJ) is generated by ionizing Ar gas, and the resulting Ar-PJ consists of a mixture of neutral particles, positive ions, negative electrons, and various reactive species. Although Ar-PJ has been used in various biomedical applications, little is known about the biological effects on cells located near the plasma-exposed region. Here, we investigated the effects of the Ar-PJ on actin cytoskeleton of mouse embryonic fibroblasts (MEFs) in response to indirect as well as direct exposure to Ar-PJ. This Ar-PJ was generated at 500 mL/min of flow rate and 100 V electric power by our device mainly consisting of electrodes, dielectrics, and a high-voltage power supply. Because actin cytoskeleton is the key cellular machinery involved in cellular movement and is implicated in regulation of cancer metastasis and thus resulting in a highly desirable cancer therapeutic target, we examined the actin filament architectures in Ar-PJ-treated MEFs by staining with an actin-specific phalloidin labeled with fluorescent dye. Interestingly, the Ar-PJ treatment causes destabilization of actin filament architectures in the regions indirectly exposed to Ar-PJ, but no differences in MEFs treated with Ar gas alone and in untreated cell control, indicating that this phenomenon is a specific cellular response against Ar-PJ in the live cells, which are indirectly exposed to Ar-PJ. Collectively, our study raises the possibility that Ar-PJ may have potential as anti-cancer drug effect through direct destabilization of the actin cytoskeleton.

• 한국정보통신학회논문지
• /
• 제17권3호
• /
• pp.678-684
• /
• 2013

본 논문에서는 SAW 필터가 없는 LTE-Advanced RF 송신기에 적용 가능한 기저대역 송신단 회로를 제안한다. 제안하는 기저대역 송신단 회로는 Tow-Thomas구조의 2차 능동 저역통과 필터 1개와 1차 수동 RC 필터 1개로 구현되었으며, 0.7 MHz, 1.5 MHz, 2.5 MHz, 5 MHz, 7.5 MHz, 10 MHz, 그리고 20 MHz의 총 7개의 채널 차단 주파수를 제공하며, 각 채널 별로 -41 dB에서 0 dB까지 1-dB 단계로 이득 조절이 가능하다. 제안하는 2차 능동 저역 통과 필터 회로는 DC 소모 전류 효율을 높이기 위해 채널 차단 주파수를 세 그룹으로 나누어서 선택된 차단 주파수 그룹에 따라 연산증폭기의 전류 소모를 3단계로 가변 할 수 있도록 연산증폭기 내부에 3개의 단위-연산증폭기(OTA)를 병렬로 연결하여 선택적으로 사용할 수 있도록 설계하였다. 또한, 제안하는 연산 증폭기는 저전력으로 1-GHz UGBW(Unit Gain Bandwidth)를 얻기 위해 Miller 위상 보상 방식과 feed-forward 위상 보상 방식을 동시에 사용하였다. 제안하는 기저대역 송신기는 65-nm CMOS 공정을 사용하여 설계되었고 1.2 V의 전압으로부터 선택된 채널 대역폭에 따라 최소 6.3 mW, 최대 24.1 mW의 전력을 소모한다.