• Journal of information and communication convergence engineering
• /
• 제3권4호
• /
• pp.187-190
• /
• 2005

High aspect ratio via-hole etching process has emerged as one of the most crucial means to increase component density for ULSI devices. Because of charge accumulation in via-hole, this sophisticated and important process still hold several problems, such as etching stop and loading effects during fabrication of integrated circuits. Indeed, the concern actually depends on accumulated charge. For monitoring accumulated charge during plasma etching process, charge-up monitoring sensor was fabricated and tested under some plasma conditions. This paper presents a neural network-based technique for analyzing and modeling several electrical performance of plasma charge-up monitoring sensor.

• 한국전자파학회논문지
• /
• 제10권7호
• /
• pp.1053-1064
• /
• 1999

본 논문에서는 Ku-band 위성통신 송수신용으로 사용하기 위해서 송.수신부가 서로 다른 선형편파를 가지 는 이중급전 구조의 이중공진 안테나를 연구하였다. 이 때 상대 급전선에 의한 임피던스의 변화를 최소화시켜 최적의 안테나를 설계하였으며, 배열 안테나로 확장시 이중급전 구조의 문제점인 공간상의 문제를 해결하기 위 해서 마이크로스트립 선로와 via-hole 혼합급전 방식올 사용하였다. 제안된 안테나를 이차원 $2\times2$ 배열 마이크 로스트립 안테나로 설계 및 제작하였고, 방사패턴과 주파수 특성을 측정하여 위성통신 송수신 겸용 안테나로 잘 동작할 수 있음을 확인하였다

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 추계종합학술대회
• /
• pp.303-306
• /
• 2005

High aspect ration via-hole etching process has emerged as one of the most crucial means to increase component density for ULSI devices. Because of charge accumulation in via hole, this sophisticated and important process still hold several problems, such as etching stop, loading effects during fabrication of integrated circuits. Indeed, the concern actually depends on accumulated charge. For monitoring accumulated charge during plasma etching process, charge-up monitoring sensor was fabricated and tested under some plasma conditions. This paper presents a neural network-based technique for analyzing and modeling several electrical performance of plasma charge-up monitoring sensor.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2004년도 추계 기술심포지움 초록집
• /
• pp.5-5
• /
• 2004

• 한국전자파학회지:전자파기술
• /
• 제18권1호
• /
• pp.76-86
• /
• 2007

• International Journal of Internet, Broadcasting and Communication
• /
• 제12권2호
• /
• pp.30-36
• /
• 2020

We demonstrated a successful fabrication of 4" Gallium Nitride (GaN)/Diamond High Electron Mobility Transistors (HEMTs) incorporated with Inner Slot Via Hole process. We made in manufacturing technology of 4" GaN/Diamond HEMT wafers in a compound semiconductor foundry since reported [1]. Wafer thickness uniformity and wafer flatness of starting GaN/Diamond wafers have improved greatly, which contributed to improved processing yield. By optimizing Laser drilling techniques, we successfully demonstrated a through-substrate-via process, which is last hurdle in GaN/Diamond manufacturing technology. To fully exploit Diamond's superior thermal property for GaN HEMT devices, we include Aluminum Nitride (AlN) barrier in epitaxial layer structure, in addition to conventional Aluminum Gallium Nitride (AlGaN) barrier layer. The current collapse revealed very stable up to Vds = 90 V. The trapping behaviors were measured Emission Microscope (EMMI). The traps are located in interface between Silicon Nitride (SiN) passivation layer and GaN cap layer.

• 한국전자파학회논문지
• /
• 제16권10호
• /
• pp.1036-1042
• /
• 2005

다중 전송선들로 회로를 구성할 경우 필요에 의해 중간 부분이 구부러진 형태를 갖기도 하는데, 이때의 누화는 금속으로 채워진 비아 홀 펜스를 전송선 사이에 위치시킴으로써 감소시킬 수 있다. 이러한 효과를 해석하기 위하여 비아 홀 펜스를 포함한 다중 전송선을 구간별로 나누고, 전송선 구간을 위한 회로 개념 접근법과 비아흘 구간을 위한 임피던스 모델링을 이용하고, 각 구간을 ABCD 행렬로 나타내어 직렬 연결하는 방법을 제안하였다. 마지막으로 이 방법에 의한 최종 계산 결과가 일부 저주파 대역을 제외하고 대략 3 dB 이내의 범위로 측정 결과와 일치함을 확인하였다.

• 한국결정성장학회지
• /
• 제25권6호
• /
• pp.285-289
• /
• 2015

프로브카드의 소형화, 고기능화. 고집화에 따라 고강도 무수축 기판에 레이저 가공 공정을 이용한 미세 홀 천공에 대한 관심이 높아지고 있다. 그린 상태에서 레이저 펀처로 미세 홀을 천공 시 테이퍼 현상이 중요한 공정 문제가 되고 있다. Entrance hole과 exit hole의 크기 차이는 홀 크기가 작을수록 커지고, 홀 크기가 커질수록 작아지는 경향을 나타내었다. 테이퍼 현상을 개선하기 위해 second hole 가공 공정을 적용하였다. 기판의 두께가 $380{\mu}m$인 기판 상에 $80{\mu}m$ 홀 천공시 최적의 second hole 크기를 찾기 위해 $70{\sim}79{\mu}m$ 홀을 천공하였을 경우 $76{\mu}m$와 $77{\mu}m$에서 테이퍼는 11.9 %로 가장 낮게 나타났다. 천공된 무수축 기판을 소결한 후에는 테이퍼가 7 %로 개선되었다. First hole 크기와 비교하였을 때 second hole 크기는 first hole 크기의 약 95~97 % 일 때 테이퍼가 가장 적었다.

• 전기전자학회논문지
• /
• 제12권3호
• /
• pp.144-150
• /
• 2008

본 논문에서는 비아홀(via hole) 구조가 필요 없는 910MHz RFID 태그용 CPS(coplanar stripline) 형태의 마이크로스트립 패치 안테나를 HFSS 안테나 설계 시뮬레이션을 통해 최적 설계한 과정 및 그 결과를 나타내었다. 단순한 마이크로스트립 패치 안테나의 제작 구조를 얻기 위해서 비아홀 구조가 없고 대역통과(bandpass) 필터를 사용하지 않았으며, RFID 태그 칩과 안테나간의 임피던스 정합을 위해서만 임피던스 정합 네트워크 회로를 사용하였고, 안테나 크기를 조절해가며 최적 시뮬레이션을 수행하였다. 안테나 설계 시뮬레이션의 신뢰성을 확보하기 위하여 우선 기존에 발표된 5.8GHz에서의 안테나 결과를 이용해 최적화된 HFSS 시뮬레이션 파라미터를 결정하였다. 이를 토대로 비아홀 구조가 필요 없는 910MHz의 중심주파수를 갖는 CPS구조의 마이크로스트립 패치 안테나를 최적 설 계하였으며, 본 논문에서 제안된 CPS구조의 패치 안테나가 910MHz RFID 태그에 적용 가능함을 보였다.

• Journal of Electrical Engineering and Technology
• /
• 제6권2호
• /
• pp.280-283
• /
• 2011

In the present work, a new approach is proposed for via interconnects of semiconductor devices, where multi-wall carbon nanotubes (MWCNTs) are used instead of conventional metals. In order to implement a selective growth of carbon nanotubes (CNTs) for via interconnect, the buried catalyst method is selected which is the most compatible with semiconductor processes. The cobalt catalyst for CNT growth is pre-deposited before via hole patterning, and to achieve the via etch stop on the thin catalyst layer (ca. 3nm), a novel 2-step etch scheme is designed; the first step is a conventional oxide etch while the second step chemically etches the silicon nitride layer to lower the damage of the catalyst layer. The results show that the 2-step etch scheme is a feasible candidate for the realization of CNT interconnects in conventional semiconductor devices.