• 한국전기전자재료학회논문지
• /
• 제21권10호
• /
• pp.885-888
• /
• 2008

We present simulation results on DC characteristics of AlGaN/GaN HEMTs having trench shaped source/drain Ohmic electrodes. In order to reduce the contact resistance in the source and drain region of the conventional AlGaN/GaN HEMTs and thereby to increase their DC output power, we applied narrow-shaped-trench electrode schemes whose size varies from $0.5{\mu}m$ to $1{\mu}m$ to the standard AlGaN/GaN HEMT structure. As a result, we found that the drain current was increased by 13 % at the same gate bias condition and the transconductance (gm) was improved by 11 % for the proposed AlGaN/GaN HEMT, compared with those of the conventional AlGaN/GaN HEMTs.

• 전기전자학회논문지
• /
• 제11권3호
• /
• pp.95-99
• /
• 2007

본 논문에서는 고온 환경에서의 대칭형 HV-MOSFET과 비대칭형 HV-MOSFET 구동 소자들의 채널길이, 확장 드레인 영역의 길이의 변화에 따른 전기적 특성변화를 실험을 통해 분석 하였으며 각각의 구조별로 고온 환경에서 확장 드레인의 길이와 채널 길이의 변화에 따른 전기적 특성을 분석하였다. 실험 결과 비대칭 구조는 400K의 온도에서 드레인 전류가 300K에서 보다 약 25% 이상 감소하였고, 트랜스 컨덕턴스는 약 40% 감소, 온 저항은 약 30% 증가 하는 것을 알 수 있었다. 이러한 변화는 주로 온도 증가에 따른 캐리어 이동도의 감소에 따른 현상으로 사료 된다. 대칭 구조의 경우는 비대칭 구조보다 드레인 전류와 트랜스 컨덕턴스의 변화폭이 적었으며 각각 20%, 35%감소를 보였으며, 온 저항은 확장 드레인영역이 길어져 35%의 더 큰 증가량을 보였다. 주로 고온 환경에서 동작하는 고전압 MOSFET(HV-MOSFET)의 설계 시에는 고온 환경을 고려한 소자의 설계가 요구되며, 각 설계변수의 최적화가 필요하다.

• 전자공학회논문지D
• /
• 제35D권10호
• /
• pp.60-66
• /
• 1998

Hot carrier 현상으로 인한 0.8㎛ RF NMOSFET의 성능저하 현상을 일반적인 소자 열화 메커니즘을 이용하여 분석하였다. 게이트 finger가 하나인 기존의 소자 열화 모델을 게이트가 multi finger인 RF NMOSFET에 적용할 수 있었다. Hot carrier 스트레스 후의 차단 주파수와 최대 주파수 감소 현상은 transconductance 감소와 출력 드레인 전도도의 증가로 해석할 수 있었다. Hot carrier로 인한 DC 특성 열화와 RF 특성 열화의 상관관계를 구하였으며 이를 이용하여 DC 특성 열화를 측정하므로 RF 특성 열화를 예측할 수 있게 되었다.

• Transactions on Electrical and Electronic Materials
• /
• 제12권3호
• /
• pp.93-97
• /
• 2011

In this paper, we discuss design considerations for an n-channel metal-oxide-semiconductor field-effect transistor (MOSFET) with a lateral asymmetric channel (LAC) doping profile. We employed a 0.35 ${\mu}M$ standard complementary MOSFET process for fabrication of the devices. The gates to the LAC doping overlap lengths were 0.5, 1.0, and 1.5 ${\mu}M$. The drain current ($I_{ON}$), transconductance ($g_m$), substrate current ($I_{SUB}$), drain to source leakage current ($I_{OFF}$), and channel-hot-electron (CHE) reliability characteristics were taken into account for optimum device design. The LAC devices with shorter overlap lengths demonstrated improved $I_{ON}$ and $g_m$ characteristics. On the other hand, the LAC devices with longer overlap lengths demonstrated improved CHE degradation and $I_{OFF}$ characteristics.

• Transactions on Electrical and Electronic Materials
• /
• 제18권5호
• /
• pp.257-260
• /
• 2017

In this paper, we present the design of a 4.5 V low dropout (LDO) voltage regulator implemented in the 130 nm CMOS process. The design uses a two-stage cascaded operational transconductance amplifier (OTA) as an error amplifier, with a body bias technique for reducing dropout voltages. PMOS is used as a pass transistor to ensure stable output voltages. The results show that the proposed LDO regulator has a dropout voltage of 32.06 mV when implemented in the130 nm CMOS process. The power dissipation is only 1.3593 mW and the proposed circuit operates under an input voltage of 5V with an active area of $703{\mu}m^2$, ensuring that the proposed circuit is suitable for low-power applications.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 추계종합학술대회
• /
• pp.777-779
• /
• 2003

본 논문에서는 main gate와 side gate를 갖는 double gate MOSFET의 C-V 특성을 조사하였다. Main gate 전압을 -5V에서 ＋5V까지 변화시킴으로써 main gate 길이가 50nm이고, side gate 길이가 70nm인 MOSFET의 C-V 특성을 조사하였다. 또한, Main gate 길이가 50nm인 double gate MOSFET의 side gate의 길이를 40nm에서 90nm로 변화시키면서 C-V 곡선을 비교ㆍ분석하였다. Side gate 길이가 줄어들수록 전달컨덕턴스는 증가하고, 커패시턴스는 감소하는 경향을 나타내었다. 게이트 전압이 1.8V일 때, side gate의 영향으로 C-V곡선에 굴곡이 나타났으며, 소자의 특성 분석을 위해 ISE-TCAD를 사용하여 시뮬레이션 하였다.

• Journal of Korean Vacuum Science & Technology
• /
• 제3권1호
• /
• pp.38-42
• /
• 1999

Using the LOCOS process, we have fabricated the lateral type polysilicon field emission triodes with poly-Si/oxide/Si structure and investigated their current-voltage characteristics for three biasing modes of operation. The fabricated devices exhibit excellent electrical performances such as a relatively low turn-on anode voltage of 14 V at VGC = 0V, a stable and high emission current of 92${\mu}$A/triode over 90 hours, a small gate leakage current of 0.23 ${\mu}$A/triode and an outstanding transconductance of 57${\mu}$S/5triodes at VGC = 5V and VAC = 26V. these superior electrical operation is believed to be due to a large field enhancement effect, which is related to the sharp cathode tips produced by the LOCOS process as well as the high aspect ratio (height /radius ) of the cathode tip end.

• ETRI Journal
• /
• 제27권6호
• /
• pp.685-690
• /
• 2005

DC and RF characteristics of $0.15{\mu}m$ GaAs power metamorphic high electron mobility transistors (MHEMT) have been investigated. The $0.15{\mu}m{\times}100{\mu}m$ MHEMT device shows a drain saturation current of 480 mA/mm, an extrinsic transconductance of 830 mS/mm, and a threshold voltage of -0.65 V. Uniformities of the threshold voltage and the maximum extrinsic transconductance across a 4-inch wafer were 8.3% and 5.1%, respectively. The obtained cut-off frequency and maximum frequency of oscillation are 141 GHz and 243 GHz, respectively. The $8{\times}50{\mu}m$ MHEMT device shows 33.2% power-added efficiency, an 18.1 dB power gain, and a 28.2 mW output power. A very low minimum noise figure of 0.79 dB and an associated gain of 10.56 dB at 26 GHz are obtained for the power MHEMT with an indium content of 53% in the InGaAs channel. This excellent noise characteristic is attributed to the drastic reduction of gate resistance by the T-shaped gate with a wide head and improved device performance. This power MHEMT technology can be used toward 77 GHz band applications.

• 한국전기전자재료학회논문지
• /
• 제26권8호
• /
• pp.582-586
• /
• 2013

In this paper, a simple macro model of n-channel MOSFET with dual workfunction gate (DWFG) structure is proposed. The DWFG MOSFET has higher transconductance and lower drain conductance than conventional MOSFET. Thus analog circuit design using the DWFG MOSFET can improve circuit characteristics. Currently, device models of the DWFG MOSFET are insufficient, so simple series connected two MOSFET model is proposed. In addition, a two stage operational amplifier using the proposed DWFG MOSFET macro model is designed to verify the model.

• 한국정보전자통신기술학회논문지
• /
• 제7권1호
• /
• pp.40-44
• /
• 2014

저항형 바이오 센서를 인터페이싱하기 위해 브릿지 저항 편차-주기 변환기를 제안한다. 이 변환기는 선형 OTA(linear operational transconductance amplifier)와 전류-제어 발진기(current-controlled oscillator)로 구성된다. 브릿지 옵셋저항이 $1k{\Omega}$일 때, 프리러닝 주기는 1.824 ms이다. 변환기의 변 환 감도는 $0-1.2{\Omega}$의 저항편 범위에서 $3.814ms/{\Omega}$이다. 변환 특성의 선형 에러는 ${\pm}0.004%$이내이다.