• 마이크로전자및패키징학회지
• /
• 제23권1호
• /
• pp.17-22
• /
• 2016

플렉서블 OLED는 매우 다양한 유기(organic) 및 무기 물질로 이루어져 있으며, 각 층을 증착하는 과정에 의하여 고온에 의한 휨(warpage)이 발생한다. 휨으로 인하여 발생한 굽힘 변형은 후속 공정에 많은 영향을 미치며, 궁극적으로 생산 수율 및 신뢰성을 저하시킨다. 본 연구에서는 플렉서블 OLED 소자의 고온 환경신뢰성 시험 및 공정 단계에서 발생하는 휨 변형을 수치해석을 이용하여 예측하였으며 실험 결과와 비교하였다. 이를 통하여 휨에 가장 큰 영향을 미치는 재료를 파악하고, 궁극적으로 휨을 최소화 함으로써 플렉서블 OLED의 신뢰성을 향상시키고자 하였다. 휨의 측정 및 수치해석 결과, 편광 필름과 베리어 필름이 휨에 많은 영향을 줌을 알 수 있었으며, OCA가 휨에 미치는 영향은 미미하였다. 플렉서블 OLED의 휨에 가장 큰 영향을 주는 소재는 plastic cover이였으며, 휨을 최소화하기 위한 plastic cover 소재의 최적 물성을 실험계획법으로 계산한 결과, 탄성 계수는 4.2 GPa, 열팽창계수는 $20ppm/^{\circ}C$ 일 경우 플렉서블 OLED의 휨은 1 mm 이하가 됨을 알 수 있었다.

• Journal of Mechanical Science and Technology
• /
• 제14권2호
• /
• pp.251-258
• /
• 2000

Thermal deformation in an electronic package due to thermal strain mismatch is investigated. The warpage and the in-plane deformation of the package after encapsulation is analyzed using the laminated plate theory. An exact solution for the thermal deformation of an electronic package with circular shape is derived. Theoretical results are presented on the effects of the layer geometries and material properties on the thermal deformation. Several applications of the exact solution to electronic packaging product development are illustrated. The applications include lead on chip package, encapsulated chip on board and chip on substrate.

• 한국산업융합학회 논문집
• /
• 제14권3호
• /
• pp.87-93
• /
• 2011

When applying back panel(this material is aluminum complex panel coated with fire resistance substances) for curtain wall, solar radiation and heat storage of indoor air occurs to result in thermal warpage for back panel. The purpose of this analysis is to find out the cause of thermal warpage and come up with a solution to prevent changes of back panel and reduce elements that bring negative visual elements. Also to solve this problem analyse that case to reduce heat transfer by inserting additional material and cases to increase air space distance.

• 반도체디스플레이기술학회지
• /
• 제22권4호
• /
• pp.124-130
• /
• 2023

Recently, fan out wafer level packaging, which enables high integration, miniaturization, and low cost, is being rapidly applied in the semiconductor industry. In particular, FOWLP is attracting attention in the mobile and Internet of Things fields, and is recognized as a core technology that will lead to technological advancements such as 5G, self-driving cars, and artificial intelligence in the future. However, as chip density and package size within the package increase, FOWLP warpage is emerging as a major problem. These problems have a direct impact on the reliability and electrical performance of semiconductor products, and in particular, cause defects such as vacuum leakage in the manufacturing process or lack of focus in the photolithography process, so technical demands for solving them are increasing. In this paper, warpage simulation according to the thickness of FOWLP material was performed using finite element analysis. The thickness range was based on the history of similar packages, and as a factor causing warpage, the curing temperature of the materials undergoing the curing process was applied and the difference in deformation due to the difference in thermal expansion coefficient between materials was used. At this time, the stacking order was reflected to reproduce warpage behavior similar to reality. After performing finite element analysis, the influence of each variable on causing warpage was defined, and based on this, it was confirmed that warpage was controlled as intended through design modifications.

• 반도체디스플레이기술학회지
• /
• 제17권4호
• /
• pp.86-90
• /
• 2018

Standards related to express the non-flatness of a wafer are reviewed and discussed, for example, bow, warp, and sori. Novel wafer warpage measurement method is proposed for 3D stacked IC application. The new way measures heat transfer from a heater to a wafer, which is a function of the contact area between these two surfaces and in turn, this contact area depends on the wafer warpage. Measurement options such as heating from room temperature and cooling from high temperature were experimentally examined. The heating method was found to be sensitive to environmental conditions. The cooling technique showed more robust and repeatable results and the further investigation for the optimal cooling condition is underway.

• 마이크로전자및패키징학회지
• /
• 제21권1호
• /
• pp.31-39
• /
• 2014

최근 모바일 응용 제품에 사용되는 반도체 패키지는 고밀도, 초소형 및 다기능을 요구하고 있다. 기존의 웨이퍼 레벨 패키지(wafer level package, WLP)는 fan-in 형태로, I/O 단자가 많은 칩에 사용하기에는 한계가 있다. 따라서 팬 아웃 웨이퍼 레벨 패키지(fan-out wafer level package, FOWLP)가 새로운 기술로 부각되고 있다. FOWLP에서 가장 심각한 문제 중의 하나는 휨(warpage)의 발생으로, 이는 FOWLP의 두께가 기존 패키지에 비하여 얇고, 다이 레벨 패키지 보다 휨의 크기가 매우 크기 때문이다. 휨의 발생은 후속 공정의 수율 및 웨이퍼 핸들링에 영향을 미친다. 본 연구에서는 FOWLP의 휨의 특성과 휨에 영향을 미치는 주요 인자에 대해서 수치해석을 이용하여 분석하였다. 휨을 최소화하기 위하여 여러 종류의 epoxy mold compound (EMC) 및 캐리어 재질을 사용하였을 경우에 대해서 휨의 크기를 비교하였다. 또한 FOWLP의 주요 공정인 EMC 몰딩 후, 그리고 캐리어 분리(detachment) 공정 후의 휨의 크기를 각각 해석하였다. 해석 결과, EMC 몰딩 후에 발생한 휨에 가장 영향을 미치는 인자는 EMC의 CTE이며, EMC의 CTE를 낮추거나 Tg(유리천이온도)를 높임으로서 휨을 감소시킬 수 있다. 캐리어 재질로는 Alloy42 재질이 가장 낮은 휨을 보였으며, 따라서 가격, 산화 문제, 열전달 문제를 고려하여 볼 때 Alloy 42 혹은 SUS 재질이 캐리어로서 적합할 것으로 판단된다.

• 대한기계학회논문집A
• /
• 제41권6호
• /
• pp.443-453
• /
• 2017

반도체 플립칩 패키지에서 구리기둥 범프 기술은 미세 피치 및 높은 I/O 밀도로 인해 기존의 솔더 범프 접합 기술을 대체하는 중이다. 그러나 구리기둥 범프는 리플로우 접합 공정 사용 시, 구리 범프의 높은 강성으로 인해 패키지에 높은 응력을 초래한다. 따라서 최근에 플립칩 공정에서 발생하는 패키지의 높은 응력 및 휨을 감소시키기 위해 열압착 공정 기술이 시도되고 있다. 본 연구에서는 플립칩 패키지의 열압착 공정과 리플로우 공정에서 발생하는 휨에 대해 수치해석을 이용하여 분석하였다. 패키지의 휨 최소화를 위한 본딩 공정 조건 최적화를 위해 본딩 툴 및 스테이지의 온도, 본딩 압력에 대한 휨 영향을 검토하였다. 또한 칩과 기판의 면적 및 두께가 패키지의 휨에 주는 영향을 분석하였다. 이를 통해, 향후 미세피치 접합부 형성 시 휨 및 응력을 최소화하기 위한 가이드라인을 제시하고자 하였다.

• 한국생산제조학회지
• /
• 제22권1호
• /
• pp.168-172
• /
• 2013

In 3D wafer-stacking technology, one of the major issues is wafer warpage. Especially, The important reason of warpage has been known due to CTE(Coefficient of Thermal Expansion) mismatch between materials. It was too hard to choose how to make the FE model for blanket structured wafer level 3D packaging, because the thickness of each layer in wafer level 3D packaging was too small (micro meter or nano meter scale) comparing with diameter of wafer (6 or 8 inches). In this study, the FE model using the shell element was selected and simulated by the ANSYS WorkBench to investigate effects of the CTE on the warpage. To verify the FE model, it was compared by experimental results.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2002년도 International Symposium
• /
• pp.79-94
• /
• 2002

Root cause -Thermal expansion coefficient mismatch -Tape warpage -Initial die crack (die roughness) Guideline for failure prevention -Optimized tape/Substrate design for minimizing the warpage -Fine surface of die backside Root cause -Thermal expansion coefficient mismatch - Repetitive bending of a signal trace during TC cycle - Solder mask damage Guideline for failure prevention - Increase of trace width - Don't make signal trace passing the die edge - Proper material selection with thick substrate core Root cause -Thermal expansion coefficient mismatch -Creep deformation of solder joint(shear/normal) -Material degradation Guideline for failure Prevention -Increase of solder ball size -Proper selection of the PCB/Substrate thickness -Optimal design of the ball array -Solder mask opening type : NSMD -In some case, LGA type is better

• Composites Research
• /
• 제31권6호
• /
• pp.404-411
• /
• 2018

복합재료는 주어진 경화 사이클(cure cycle)로 오토클레이브 공정이 진행됨에 따라 수지의 화학수축, 열팽창계수 등에 의한 제품 내 잔류응력(residual stress)이 발생한다. 이로 인해 spring-in, warpage와 같은 열 변형이 발생하고 최종 제품의 수치 정확성이 감소한다. 구조물의 정밀한 제작이 요구되는 항공우주분야에서는 열변형으로 인한 문제를 해결하는 것이 중요하다. 따라서 복합재료의 경화과정을 예측하고 이해하기 위한 연구가 활발히 이루어지고 있다. 본 연구에서는 공정과정에 따른 복합재료의 경화메커니즘을 유한요소해석을 통해 예측하였고, 공정에 의해 발생하는 열변형에 대한 화학수축의 영향을 열팽창계수와 비교하여 분석하였다.