• 한국정보통신학회논문지
• /
• 제12권11호
• /
• pp.2045-2049
• /
• 2008

본 논문에서는 AMBA 기반으로 사용될 수 있는 H.264용 High Profile Intra Prediction을 구조를 제안한다. 설계된 모듈은 한 매크로 블록 당 최대 306 cycle내에 동작한다. 제안된 Encoder 구조를 검증하기 위하여 JM 13.2로부터 reference C를 개발하였으며, reference C로부터 test vector를 추출하여 설계된 회로를 검증하였다. 우리는 Hardware cost를 줄이기 위하여 plan mode를 제거 하였고, SAD 계산 방법과 8 pixel 병렬처리 등을 사용하여 Hardware cost와 cycle을 줄이는 방법을 채택하였다. 제안된 회로는 Full HD1080@fps 영상을 133MHz clock에서 동작시킬 수 있으며, 합성결과 TSMC 0.18um 공정에 램 포함 25만gate크기 이다.

• 한국정보통신학회논문지
• /
• 제12권9호
• /
• pp.1605-1614
• /
• 2008

본 논문은 비디오 압축을 고성능으로 수행하기 위한 움직임 예측(motion estimation, ME) 및 보상(compensation, MC) 알고리즘의 VLSI 구조를 제안하고 하드웨어로 구현하였다. 움직임 예측을 계산하기 위해서는 일반적으로 SAD 결과를 이용하게 되는데 이를 위하여 새로운 연산방법을 제안하였다. 제안한 SAD 연산방법으로 인해 연산의 효율성이 증대되고 메모리의 사용을 줄임으로써 ME/MC의 성능을 높였다. 제안한 ME/MC 하드웨어는 TSMC 90nm HVT CMOS 공정으로 구현하였다. 구현된 하드웨어는 약 33만 게이트를 점유하였고, 143MHz의 클록 주파수에서 안정적으로 동작하였다.

• 국제지역연구
• /
• 제20권2호
• /
• pp.85-111
• /
• 2016

최근, 글로벌 반도체기업들의 중국내 직접투자가 지속적으로 증가하고 있다. 특히, 중국내에서 제조를 위한 공장설립이 늘고 있으며, 이는 저렴한 인건비를 활용하기 위한 차원보다는 늘어나는 중국내 수요에 대응하려 투자하고 있다. 이에 따라 본 연구에서는 한국과 대만 글로벌 반도체기업들에 대한 중국내 직접투자 배경과 과정에 대해서 살펴보았다. 조사결과 삼성반도체는 1996년 Suzhou에 후 공정 공장을 설립하였으나 전 공정의 일괄생산방식으로 투자한 것은 2014년 Xian공장이었다. 그리고 SK하이닉스는 2006년 Wuxi에 처음 공장을 설립하였으며 이후 2009년 중국기업과 합작으로 후 공정 공장인 Hitech Semiconductor를 설립하였고 이어 2015년 Chongqing에 후 공정 공장을 설립하였다. 아울러 TSMC는 2004년 Shanghai에서 처음 공장을 가동하였으며 나아가 2018년에 Nanjing공장이 완공예정이다. 마지막으로 UMC는 2000년대 초반 중국 현지기업인 HJT에 지분을 소유하는 방식으로 중국에 진출하였으며, 이후 직접투자로 빠르면 2016년 말 Xiamen공장이 완공된다. 결과적으로 각사 대부분은 주로 중국시장을 공략하기 위한 목적으로 중국에 공장설립을 한 것으로 나타났으나 이외에도 삼성반도체는 리스크 관리 그리고 SK하이닉스는 상계관세를 회피하기 위한 목적이 있었다. 본 연구결과를 토대로 다른 반도체기업들에 차후 중국내 직접투자에 있어 도움이 되는 전략적 시사점들을 제시하였다.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2004년도 Asia Display / IMID 04
• /
• pp.373-376
• /
• 2004

The measurement of diffraction of LCOS microdisplay with various pixel size, interpixel gap, pixel height and coatings demonstrates that pixel size is the leading factor for diffraction loss, while the role of varying pixel gap is less significant comparatively. One-dimensional diffraction simulation is found to be in good agreement with the measurement. Noticeable deviation occurs when pixel size is as small as 8um.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.531-532
• /
• 2008

In this paper, we present the comparison of the CMOS Double-Balanced Mixer for WLAN applications using the tail current source and not using it at the same current. The mixers are derived from the Gilbert cell mixer and have been simulated by using TSMC $0.18{\mu}m$ RF CMOS technology.

• 전자공학회논문지SC
• /
• 제45권2호
• /
• pp.37-44
• /
• 2008

본 논문에서는 고속 링 발진기를 이용한 WLAN용 5.8 GHz PLL을 제안하였다. 제안한 PLL에 사용된 링 발진기는 부 스큐 지연방식을 이용하여 차동 구조로 설계되었다. 따라서 Power-Supply-Injected Noise에 둔감하며, 1/f Noise를 감소시키기 위하여 Tail Current Source를 사용하지 않았다. 제안한 링 발진기는 $0{\sim}1.8V$의 컨트롤 전압에 걸쳐 $5.13{\sim}7.04GHz$의 발진주파수를 보였다. 본 논문에서 제안한 PLL 회로는 0.18 um 1.8 V TSMC CMOS 라이브러리를 기본으로 하여 설계하였고 시뮬레이션을 통하여 성능을 검증하였다. 동작 주파수는 5.8 GHz이며, Locking Time은 2.5 us, 5.8 GHz에서의 소비 전력은 59.9mW로 측정되었다.

• 한국산학기술학회논문지
• /
• 제14권7호
• /
• pp.3425-3430
• /
• 2013

최근 이동통신 시장의 급속한 증가에 따라 단말기 설계는 다표준 방식으로 발전하고 있다. 본 논문에서는 다표준 이동통신 시스템에 적용할 수 있는 주파수 가변형 능동 RC 대역통과 필터를 능동 인덕터를 사용하여 설계하였다. 기존의 대역통과 필터 설계법에서는 저지대역의 감쇠 특성과 통과대역의 주파수 선택도를 향상시키기 위하여 필터의 차수를 높게 하거나 극점 Q를 증가시키는 설계법을 사용한다. 본 논문에서는 극점 Q가 높은 능동 인덕터로 대역통과 필터를 설계하여 주파수 특성이 향상되었다. 또한 설계된 대역통과 필터는 튜닝 회로를 이용하여 필터의 중심주파수와 이득을 간단히 조절할 수 있도록 제안하였다. 설계된 능동 RC 대역통과 필터 특성은 TSMC $0.18{\mu}m$ 공정 파라미터를 이용하여 해석하였다. 시뮬레이션 결과, Q=20.5를 갖는 능동 인덕터를 이용한 필터는 1.86GHz 중심주파수에서 90MHz의 대역폭을 갖고, 튜닝 회로의 커패시터 값으로 중심주파수를 1.86~2.38GHz 범위까지 튜닝이 가능하여 다표준 무선통신 시스템에 적용할 수 있다.

• 한국전자파학회논문지
• /
• 제23권3호
• /
• pp.361-366
• /
• 2012

본 논문에서는 TSMC 0.18 ${\mu}m$ CMOS 공정을 사용하여 저전력, 5.2 GHz 대역 저잡음 증폭기를 설계하였다. 제안된 회로는 5.2 GHz 대역 저잡음 증폭기 설계를 위해, 공통 게이트 구조를 이용하여 입력 정합을 하였다. 입력 정합단에 캐패시터 크로스 커플링 방법을 사용하여 적은 양의 전류를 흘려 적당한 이득을 얻었다. 추가적인 전력 소비 없이 부족한 이득을 증가시키기 위하여 전류 재사용 방법을 이용하여 공통 게이트 증폭단 위에 공통 소스 구조를 추가하였다. 전류 재사용단의 인덕터의 크기를 줄이기 위하여 캐패시터를 병렬로 연결함으로써 실효 인덕턴스 값을 증가시켜 인덕터의 크기를 줄였다. 제안된 회로는 5.2 GHz 대역에서 17.4 dB의 이득과 2.7 dB의 잡음 지수 특성을 갖는다. 저잡음 증폭기는 1.8 V의 공급 전압에 대해 5.2 mW의 전력을 소비한다.

• 한국정보통신학회논문지
• /
• 제18권1호
• /
• pp.78-83
• /
• 2014

본 논문에서는 연산 시간이 긴 곱셈기 패스를 낮은 주파수에서 동작하는 저면적의 HEVC(High Efficiency Video Coding)용 다중 모드 일차원 변환 블록을 구현하는 효율적인 방법을 제시하였다. 제시한 방법은 전체 면적을 줄이기 위하여 일반적인 변수와 변수를 입력으로 받는 곱셈기 대신 행렬의 계수 특성을 이용한 상수와 변수를 입력으로 받는 상수 곱셈기를 사용하였다. 상수 곱셈기 사용으로 인하여 전체적인 처리량을 증가시켰으며 늘어난 처리량으로 인해 남는 동작 사이클을 이용하여 연산시간이 많이 걸리는 곱셈기 부분에 멀티 사이클 패스를 구성하여 곱셈기의 동작 주파수를 낮게 하면서 전체 연산량은 유지시켰다. TSMC 0.18um CMOS 공정 라이브러리를 이용하여 실제 하드웨어를 구현한 결과 4k($3840{\times}2160$) 영상을 기준으로 최소 동작 주파수는 186MHz이고 최대 동작 주파수는 300MHz이다.

• 대한전자공학회논문지SD
• /
• 제44권12호
• /
• pp.102-107
• /
• 2007

본 논문에서는 메모리 공정이 필요 없고 내장 프로세서를 사용하지 않는 H.264/AVC 엔트로피 복호기를 제안한다. 기존에 발표된 H.264/AVC 엔트로피 복호기의 경우 상당수의 연구가 내부의 ROM 또는 RAM이 필요하기 때문에 일반적인 디지털 로직 공정에서 구현이 어렵다. 또한 상당수의 연구가 비트열 처리를 위하여 내장 프로세서를 사용하기 때문에 면적이 크고 전력소모가 많은 단점을 가지고 있다. 본 논문에서는 내장 프로세서를 사용하지 않는 H.264/AVC Hardwired 엔트로피 복호기를 제안함으로써 데이터 처리 속도를 증가시키고 전력 소모를 줄인다. 또한 CAVLC 복호기에서 복호 시에 이용되는 룩업 테이블 및 저장 공간을 최적화하고 내장 메모리를 사용하지 않는 구조를 제안함으로써, 기존 연구에 비해 하드웨어 크기를 줄이고 ROM 또는 RAM이 지원되지 않는 디지털 로직 제조 공정에서도 쉽게 구현이 가능하다. 설계된 엔트로피 복호기는 H.264/AVC 비디오 복호기의 일부로 내장되어 전체 시스템에서 동작하는 것을 검증하였다. TSMC 90nm 공정으로 합성한 결과 최대동작주파수는 125MHz이며, QCIF, CIF, QVGA 영상을 지원할 뿐만 아니라 nC 레지스터 등 약간의 수정을 통해서 VGA 영상도 지원이 가능하다.