• 한국인터넷방송통신학회논문지
• /
• 제17권6호
• /
• pp.51-57
• /
• 2017

본 논문에서는 Ka 대역 소형 레이다용 주파수합성기를 제안하였다. 제작된 주파수합성기는 시스템에서 요구하는 다양한 파형을 생성하고 고속의 파형 및 주파수 전환을 위해 DDS를 적용하였다. 소형화를 위해 Ku 대역에는 MMIC를 최대한 적용하여 Ka 대역 회로를 소형 집적화 하였고 파형발생부 과 주파수 상향 변환부를 하나의 모듈로하여 설계 제작하였다. 제안된 주파수합성기는 선형 주파수 변조 파형과 위상변조 가능한 주파수 변조 연속 파형 등 발생이 가능하고, 대역폭 1GHz, 주파수 전환 속도 $0.191{\mu}sec$, 1 kHz 오프셋(offset)에서 -89.16 dBc/Hz의 위상잡음, 불요파 -50.9 dBc가 측정되었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권1호
• /
• pp.70-79
• /
• 2016

This paper proposes a low-power range-scaled 14b 30 MS/s pipeline-SAR composite ADC for high-performance CIS applications. The SAR ADC is employed in the first stage to alleviate a sampling-time mismatch as observed in the conventional SHA-free architecture. A range-scaling technique processes a wide input range of 3.0VP-P without thick-gate-oxide transistors under a 1.8 V supply voltage. The first- and second-stage MDACs share a single amplifier to reduce power consumption and chip area. Moreover, two separate reference voltage drivers for the first-stage SAR ADC and the remaining pipeline stages reduce a reference voltage disturbance caused by the high-speed switching noise from the SAR ADC. The measured DNL and INL of the prototype ADC in a $0.18{\mu}m$ CMOS are within 0.88 LSB and 3.28 LSB, respectively. The ADC shows a maximum SNDR of 65.4 dB and SFDR of 78.9 dB at 30 MS/s, respectively. The ADC with an active die area of $1.43mm^2$ consumes 20.5 mW at a 1.8 V supply voltage and 30 MS/s, which corresponds to a figure-of-merit (FOM) of 0.45 pJ/conversion-step.

• Journal of Advanced Marine Engineering and Technology
• /
• 제17권5호
• /
• pp.71-85
• /
• 1993

The Cycloconverter that the author is going to treat in this paper, has strong advantages over the D.C. Link Inverter in points of chattering torque problem and natural commutation. Thus, the Cycloconverter is expected to be well applied to large and low-speed machines which require better speed control at low frequency. But the control circuit of Cycloconverter has two weak points described as follows. 1) Because of its rather complicated control circuit, it is likely to be illoperating due to unexpected noise signals, thus the higher the accuracy and reliability of the circuit is required to be, the more the circuit may cost. 2) Because the load current is not purely sinusoidal, the Cycloconverter may possibly be destroyed in case of inaccurate convert switching resulted from the difficulties in detecting the load current-zero and the current direction at the moment. In this paper, the author first of all intends to design and build a modified VVVF-type Noncirculating Current Cycloconverter to which recently proposed control methods are applied for improving the circuit simplicity, the control performance, and the system reliability. And then, experiments for observing the output waveforms of the Cycloconverter which is controlled by Singled-Board Computer using 8086 16-bit microprocesser are carried out. Finally the author concludes the result of this study as follows. 1) By replacing the conventional analog control circuits such as Reference Wave Generator, Cosine Timing Wave Generator, and Comparator with softwares, a great circuit simplicity is achieved. 2) The output of the designed Cycloconverter changes its frequency very fast without showing discontinuity of its waveform, and this waveform characteristics enables the smooth speed control of Induction Motor. 3) The design control circuit of Cycloconverter can be applied to the systems of 12 or 24 pulses because of its short processing period.

• 정보처리학회논문지C
• /
• 제9C권4호
• /
• pp.581-588
• /
• 2002

본 논문에서는 무선 액세스 네트워크를 위한 광 CDMA 라우팅 방식을 새롭게 제안한다. 제안시스템에서는 기지국에서 수신한 무선신호가 1차로 CDMA 신호로 변환된 후, 라우팅하고자 하는 이동교환국의 어드레스인 PN 부호에 의하여 광 CDM 송신기(OCT)에서 광 CDMA가 수행되어 다중된다. 라우팅할 이동교환국과 광 CDM 수신기(OCR)가 소재한 이동교환국이 일치할 경우 이중확산부호로 역확산을 수행하여 무선신호를 재생한다. 그리고 라우팅할 이동교환국과 OCR이 소재한 이동교환국이 다를 경우 이동교환국에서 역확산을 수행하여 확산된 무선신호를 재생하여 레이저다이오드에 의해 광전변환한 후 이동교환국으로 라우팅하게 된다. 이동교환국에서 재생한 무선신호의 신호 대 간섭 및 잡음의 비(SINR)와 라우팅 오차율을 이론적으로 해석한 후 수치계산 결과 및 토의를 통하여 제안 시스템의 유효성을 명확히 하고자 한다.

• 한국산학기술학회논문지
• /
• 제14권10호
• /
• pp.5105-5114
• /
• 2013

본 논문은 심해저 환경을 고려한 케이블 및 필터 설계에 관한 연구를 수행하였다. 심해저 플랜트에서 사용하고 있는 전기 아키텍처는 해상에서 고전압의 전원 공급 장치, 고용량 구동시스템, 장거리 케이블과 전동기로 구성되어있다. 전도 노이즈는 전동기 구동용 인버터의 고속 스위칭 시 발생하는 급속한 전압변화로 인해 발생하며, 케이블의 길이가 길어질수록 전동기에 심각한 과도 전압을 발생시킨다. 따라서 심해저 플랜트에 사용되는 장거리 케이블의 R, L, 선간 C, 선-접지 C를 고려한 선로를 설계하여 구동 전동기에 발생하는 과전압을 확인하였다. 또한, PWM 인버터 구동시스템의 전도 노이즈 저감을 위한 필터를 설계하여 심해저 플랜트 모델의 가이드라인을 제안하고자 한다.

• 대한전자공학회논문지SD
• /
• 제41권10호
• /
• pp.69-75
• /
• 2004

본 논문에서는 온도 및 전원전압에 덜 민감한 기준전압을 위해 온-칩 필터를 사용하는 8b 220 MS/s 230 rnW 3단 파이프라인 CMOS A/D 변환기 (ADC) 회로를 제안한다. 제안하는 RC 저대역 필터는 기존의 큰 값을 가진 칩 외부의 바이패스 캐패시터를 사용하지 않고도 고속 동작 시 발생하는 여러 가지 잡음을 효과적으로 감쇄시키고 큰 R, C 부하에서도 기준전압의 정착시간을 줄인다. 시제품 ADC는 0.25 um CMOS 공정을 이용하여 설계 및 제작되었고, 입/출력단의 패드를 제외한 코어 면적은 2.25 ㎟ 이며 측정된 DNL 및 INL은 각각 -0.35～+0.43, LSB, -0.82～+0.71 LSB 수준을 보여준다. 또한, SNDR은 200 MS/s, 220 MS/s 샘플링 주파수에서 입력 주파수가 수 MHz에서 110 MHz까지 증가할 때 각각 43 dB 및 41 dB로 유지되었고, 입력주파수가 500 MHz 까지 증가할 때는 입력주파수가 110 MHz의 경우에 비해 3 dB 정도만 감소되었다.

• Journal of electromagnetic engineering and science
• /
• 제11권4호
• /
• pp.282-289
• /
• 2011

GHz electromagnetic interference (EMI) characteristics are analyzed for a 3dimensional (3D) stacked chip power distribution network (PDN) with through silicon via (TSV) connections. The EMI problem is mostly raised by P/G (power/ground) noise due to high switching current magnitudes and high PDN impedances. The 3D stacked chip PDN is decomposed into P/G TSVs and vertically stacked capacitive chip PDNs. The TSV inductances combine with the chip PDN capacitances produce resonances and increase the PDN impedance level in the GHz frequency range. These effects depend on stacking configurations and P/G TSV designs and are analyzed using the P/G TSV model and chip PDN model. When a small size chip PDN and a large size chip PDN are stacked, the small one's impedance is more seriously affected by TSV effects and shows higher levels. As a P/G TSV location is moved to a corner of the chip PDNs, larger PDN impedances appear. When P/G TSV numbers are enlarged, the TSV effects push the resonances to a higher frequency range. As a small size chip PDN is located closer to the center of a large size chip PDN, the TSV effects are enhanced.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2002년도 추계종합학술대회
• /
• pp.251-254
• /
• 2002

이동 무선 통신 시스템을 설계할 때 기지국(BTS), 기지국 콘트롤러(BSC), 이동 교환국(MSC)의 위치는 매우 중요한 파라미터 중 하나이다. 무선 통신 시스템을 설계할 때 여러 가지 복잡한 변수들을 잘 조합하여 비용이 최소가 되도록 설계해야 한다. 이러한 문제를 해결하는데 필요한 알고리즘이 전역 최적화 알고리즘이며, 지금까지 전역 최적화 검색 기술로 Random Walk, Simulated Annealing, Tabu Search, Genetic Algorithm과 같은 조합 최적화 기술이 사용되어 왔다. 본 논문은 이동 통신 시스템의 기지국, 기지국 콘트롤러, 이동 교환국의 위치 최적화에 위의 4가지 알고리듬들을 적용하여 각 알고리듬의 결과를 비교 분석하며 알고리듬에 의한 최적화 과정을 보여 준다.

• 전기학회논문지
• /
• 제65권5호
• /
• pp.843-850
• /
• 2016

In this paper, we propose a digital controller design process for the interleaved type of a boost PFC (Power Factor Correction) converter which can disperse the heat of the switching devices due to the interleaved topology. We establish a mathematical model of a boost PFC converter and propose a controller design method based on the root locus. The performance of the designed controller is verified by simulations. The measurement of the input voltage, inductor currents, and the converter output link voltage are needed for the control of the converter system which consists of a power unit and a control unit where a high-performance 32-bit microcontroller is used. The adjustment of A/D conversion timing is also needed to avoid high frequency noise generated when the switches on/off. It is illustrated by the real experiments that the designed control system with the properly adjusted ADC timing satisfies the given performance specifications of the interleaved boost PFC converter in the on-board slow battery charger.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2005년도 전력전자학술대회 논문집
• /
• pp.445-448
• /
• 2005

PDP 유지전원단을 위한 고효율을 갖는 새로운 페이지 쉬프트 풀브릿지 컨버터를 제안한다. 제안된 컨버터는 Rectifier로 Voltage Doubler를 사용함으로서, 큰 사이즈의 Output Inductor가 없게 되어 간단한 구조를 가지게 되며 Rectifier Diodes의 전압 스트레스가 출력전압으로 클램핑되어서 스너버회로가 필요없다는 장점을 가지게 된다. 또한 넓은 영전압 스위칭 구간을 가지며, 트랜스포머의 기생성분인 Leakage 인덕터와 Voltage doubler의 캐패시터간의 공진을 이용함으로서 전류가 작은 RMS값을 가지게 되어서 낮은 도통손실과 Rectifier Diode의 전류 스트레스 또한 낮다는 장점을 가지게 된다. 본 논문을 통해 제안된 컨버터의 동작원리와 해석, 실험을 수행하였다.