• 한국해양공학회지
• /
• 제11권1호
• /
• pp.96-96
• /
• 1997

This paper presents a Inertial Measuring Unit(IMU) for motion measurement of an AUV. The IMU is composed of three parts: inertial sensors with three servo accelerometers and three rate gyros, an analog/digital interface board, and a signal processing board with TMS320C31 DSP processor. The IMU is a class of strap-down inwetial navigation system does not applicable directly to the navigation system in consequence of the AUV and integrated sensors for an integrated navigation system of the AUV. Fast calculstion of direction cosine matrix for the coordinate transformation body to reference is obtained through the DSP processor. A switching algotrithm is used to lessen the low frequency drift effect of the gyros in the vertical plane with use of low pass filtering of the signal of the accelerometers.

• 대한의용생체공학회:의공학회지
• /
• 제16권4호
• /
• pp.403-414
• /
• 1995

심전도 분석은 심장 전문의마다 기준이 다르고, 심전도 처리 시스템마다 측정된 변수 검출오차 때문에 많은 어려움이 있다. 이에 본 논문에서는 심전도 식별과정에서 발생하는 애매 모호성을 줄여주고, 불규칙한 심전도를 구간의 빈번도에 따라 통계학적으로 분석될 수 있도록 디지털 퍼지 프로세서를 사용한 STD-BUS용 실시간 심전도 신호 식별 시스템을 설계.제작하였다. 심전도를 판별하기 위해 사용된 변수는 나이, QRS폭, 평균 RRI, RRI등을 사용하였고, 이들 변수를 본 연구에서 제작한 심전도 신호 식별 시스템에 입력으로 사용한 결과, 일반 프로세서의 알고리즘에서 구별이 불가능했던 심전도 파형을 실시간으로 식별이 가능함을 확인할 수 있었다.

• 한국신뢰성학회지:신뢰성응용연구
• /
• 제8권2호
• /
• pp.101-111
• /
• 2008

Good diagnostics improves both the safety and system unavailability of digital safety systems. The measure of a diagnostic capability is called the Coverage Factor. Because the Failure Modes, Effects and Diagnostic Analysis (FMEDA) provides information on the failure rates and failure mode distributions necessary to calculate a diagnostic coverage factor for a component, the FMEDA can be used as a useful tool to calculate it. Through performing FMEDA on a digital signal processor (DSP) board used in a digital safety system, it is shown that some components of the DSP board can be replaced or improved to satisfy the required diagnostic coverage. That is, the FMEDA can serve as a useful verification tool to design a diagnostic capability for the DSP board.

• 한국정보통신학회논문지
• /
• 제15권5호
• /
• pp.1147-1154
• /
• 2011

Image Signal Processor(ISP)의 한 블록인 Auto Exposure(AE)는 입력 영상의 밝기가 전체적으로 어둡거나 밝으면 적정 밝기로 조절하여 적당한 평균 밝기를 유지하는 기능을 한다. 하지만 AE는 영상의 전체 평균 밝기만 조절하기 때문에 영상의 명암대비 향상까지 기대하기는 어렵다. 특히 물체 인식이 필요한 분야에서는 ISP의 AE 만으론 명암대비가 낮은 영상에서는 물체 인식이 어려워져 명암대비 향상 기술이 필요하다. 이러한 문제를 해결하기 위해 본 논문에서는 ISP의 AE를 대체할 방법으로 Histogram Equalization(HE)를 제안한다. 또한 기존의 HE 문제점을 간단한 연산만으로 보완하고 하드웨어 구현에도 적합한 방법을 제안한다.

• 한국항해항만학회:학술대회논문집
• /
• 한국항해항만학회 2006년도 International Symposium on GPS/GNSS Vol.2
• /
• pp.391-394
• /
• 2006

The paper deals with the experimental GNSS receiver built at the Czech Technical University for experiments with the real GNSS signal. The receiver is based on software defined radio architecture. Receiver consists of the RF front end and a digital processor based on programmable logic. Receiver RF front end supports GPS L1, L2, L5, WAAS/EGNOS, GALILEO L1, E5A, E5B signals as well as GLONASS L1 and L2 signals. The digital processor is based on Field Programmable Gate Array (FPGA) which supports embedded processor. The receiver is used for various experiments with the GNSS signals like GPS L1/EGNOS receiver, GLONASS receiver and investigation of the EGNOS signal availability for a land mobile user. On the base of experimental GNSS receiver the GPS L1, L2, EGNOS receiver for railway application was designed. The experimental receiver is also used in GNSS monitoring station, which is independent monitoring facility providing also raw monitoring data of the GPS, EGNOS and Galileo systems via internet.

• 대한전자공학회논문지SP
• /
• 제42권1호
• /
• pp.95-100
• /
• 2005

본 논문에서는 멀티미디어 프로세서의 전력 소모를 효과적으로 줄이기 위한 DVS 기법을 제안하였다. 전력 절감율의 유효 범위는 멀티미디어 프로세서의 프레임 기반 연산량이 가우시안 분포로 가정하여 해설적으로 유도되었다. 이러한 해석식은 연산량의 평균과 표준편파에 관하여 표현된다. 제안한 DVS 기법의 전력 절감을 실험을 통해 확인하기 위하여 MPEG-2 비디오 디코더 알고리즘과 MPEG-2 AAC 인코더 알고리즘을 ARM9 프로세서에서 수행하였다. 다양한 MPEG-2 비디오 및 오디오 파일들을 이용한 실험 결과, 50～30% 정도의 전력 절감을 얻었고, 이는 해석적으로 유도된 결과와 거의 일치함을 확인하였다.

• 융합신호처리학회논문지
• /
• 제8권3호
• /
• pp.149-155
• /
• 2007

본 논문에서는 ARM9 프로세서를 위한 실시간 JPEG 2000 코덱을 구현하였다. 구현된 코덱은 프로세서, 메모리와 같은 시스템의 리소스를 효율적으로 사용할 수 있도록 제어 코드와 데이터 관리 코드를 분리하여 설계하였다. 특히 이동전화와 같은 임베디드 환경에서는 제한된 프로세서와 내부메모리를 이용하여 양질의 서비스를 제공하는 것이 매우 중요하다. ARM9계열의 프로세서는 부동소수점을 제공하지 않기 때문에 DWT와 같이 아주 반복적으로 부동소수점 연산을 필요로 하는 동작을 실행하기 위해서는 많은 연산시간이 필요하다. 제안된 코덱은 이러한 단점을 극복하기 위해 고정소수점을 이용하여 프로그램을 하였다. 또한 캐시 메모리를 고려한 코드 최적화 방법을 적용하여 연산속도를 더욱 향상시켰다.

• 대한전자공학회논문지SP
• /
• 제44권5호
• /
• pp.103-111
• /
• 2007

본 논문에서는 single-chip CMOS Image Sensor(CIS)용 고화질 image signal processor(ISP)에 최적화된 하드웨어 구조를 제안한다. Single-chip CIS는 CIS와 ISP가 하나의 칩으로 구현된 것으로, 다양한 휴대기기에 사용된다. 휴대기기의 특성상, single-chip CIS용 ISP는 고화질이면서도 저전력을 위해 하드웨어 복잡도를 최소화해야 한다. 영상의 품질 향상을 위해서 다양한 영상 처리 블록들이 ISP에 적용되지만, 그 중에 핵심이면서 하드웨어 복잡도가 가장 큰 블록은 컬러 영상을 만들기 위한 색 보간 블록과 영상을 선명하게 하기 위한 화질 개선 필터 블록이다. 이들 블록은 데이터 처리를 위한 로직 외에도 라인 메모리를 필요로 하기 때문에 ISP의 하드웨어 복잡도의 대부분을 차지한다. 기존 ISP에서는 색 보간과 화질 개선 필터를 독립적으로 수행하였기 때문에 많은 수의 라인 메모리가 필요하였다. 따라서 하드웨어 복잡도를 낮추기 위해서는 낮은 성능의 색보간 알고리즘을 적용하거나, 화질 개선 필터를 사용하지 않아야 했다. 본 논문에서는 화질 개선을 위해 경계 적응적이면서 채널간 상관관계를 고려하는 고화질 색 보간 알고리즘을 적용하였다. 또한 채널 간 상관관계를 고려하는 색 보간 알고리즘의 특성을 이용하여 색 보간 블록과 화질 개선 필터 블록이 라인 메모리를 공유하도록 설계함으로써, 전체 라인 메모리 수를 최소화하는 새로운 구조를 제안한다. 제안된 방법을 적용하면 화질 개선 필터 블록을 위한 추가적인 라인 메모리가 불필요하기 때문에, 고화질과 낮은 복잡도 모두를 만족시킬 수 있다. 제안 방식과 기존 방식의 MSE(Mean Square Error)는 0.37로, 메모리 공유로 인한 화질의 저하는 거의 없었고, 고화질 색 보간 알고리즘을 적용했기 때문에 전체적인 화질은 향상되었다. 제안된 ISP 구조는 Verilog HDL 및 FPGA를 이용하여 실시간으로 구현 검증되었다. 0.25um CMOS 표준 셀 라이브러리를 이용하여 합성하였을 때, 총 게이트 수는 37K개였으며 7.5개의 라인 메모리가 사용되었다.

• 전자공학회논문지
• /
• 제52권2호
• /
• pp.97-105
• /
• 2015

이 논문은 SIMD 구조를 갖는 프로세서에서 FFT 연산을 효과적으로 처리하는 방법에 대한 것이다. FFT는 디지털 신호처리 분야에서 널리 사용되는 범용 알고리즘으로 이의 효과적인 처리는 성능 향상에 있어서 매우 중요하다. Bruun 알고리즘은 반복적인 인수분해를 통해 구현되는 FFT 알고리즘으로, 널리 사용되는 Cooley-Tukey 알고리즘에 비해 복소수 곱셈이 아닌 실수 곱셈으로 대부분의 동작을 수행하는 장점을 가지고 있으나, SIMD 프로세서에서 구현하는 데는 벡터 데이터의 정렬 형태가 복잡하고 연산에 필요한 계수들을 저장할 메모리를 더 필요로 하는 단점이 있다. 실험 결과에 따르면 길이 1024인 FFT 연산을 SIMD 프로세서에서 수행하는데 있어서 Bruun 알고리즘은 Cooley-Tukey 알고리즘에 비해서 약 1.2배의 더 높은 처리성능을 보이지만, 약 4 배 더 큰 데이터 메모리를 필요로 한다. 따라서 데이터 메모리에 대한 제약이 큰 경우가 아니라면 SIMD 프로세서에서 Bruun 알고리즘이 FFT 연산에 적합하다.

• 융합신호처리학회논문지
• /
• 제7권4호
• /
• pp.207-213
• /
• 2006

본 논문은 TV 출력 기능이 필요한 휴대용 디지털 기기를 위한 소형화된 비디오 프로세서의 구현에 관한 것이다. 설계된 비디오 프로세서는 ITU-R(International Telecommunication Union-Radiocomunication) BT.470 표준을 모두 지원한다. 또한 설계된 시스템의 하드웨어 부담을 줄여 다양한 디지털 기기에 적용하기 위해 하드웨어 사이즈를 소형화 하는데 설계에 중점을 두었다. ITU-R BT.470 표준은 크게 NTSC, PAL, SECAM의 3가지로 구분되는데, NTSC와 PAL은 색차 신호를 전송하기 위해서 구조진폭변조(QAM)를 사용하고, SECAM은 주파수변조(FM)를 사용한다. SECAM 표준은 변조를 위해 pre-emphasis 필터와 anti-cloche 필터가 필요한데, 표준(ITU-R BT.470)에서 권장하는 anti-cloche 필터의 특성이 아주 예리해서 디지털로 설계하기가 용이하지 않다. 이에 본 논문에서는 anti-cloche 필터의 특성을 설계하기 쉽도록 바꾸고, 표준에서 요구하는 결과와 동일하도록 수정된 변조 방법을 제안한다. 각종 휴대용 디지털 기기는 내장 배터리로 동작되므로 소비전력을 줄이기 위하여 출력모드에 따른 파워소비를 가변하도록 하였다. 제안된 비디오 프로세서는 Altera사의 FPGA APEX20K1000EBC652-3과 삼성 LCD-TV를 이용하여 실시간 검증을 수행하였다.