• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2001년도 제21회 학술발표회 초록집
• /
• pp.74-74
• /
• 2001

• 한국전기전자재료학회논문지
• /
• 제14권2호
• /
• pp.117-122
• /
• 2001

In this paper, we report on photoelectrochemical etching process of 6H-SiC semiconductor wafer. The etching was performed in two-step process; anodization of SiC surface to form a deep porous layer and thermal oxidation followed by an HF dip. Etch rate of about 615${\AA}$/min was obtained during the anodization using a dilute HF(1.4wt% in H$_2$O) electrolyte with the etching potential of 3.0V. The etching rate was increased with the bias voltage. It was also found out that the adition of appropriate portion of H$_2$O$_2$ into the HF solution improves the etching rate. The etching process resulted in a higherly anisotropic etching characteristics and showed to have a potential for the fabrication of SiC devices with a novel design.

• Current Photovoltaic Research
• /
• 제8권3호
• /
• pp.94-101
• /
• 2020

This study was trying to focus on achieving high efficiency of multi junction solar cell with thin film silicon solar cells. The proposed thin film Si-Ge/c-Si tandem junction solar cell concept with a combination of low-cost thin-film silicon solar cell technology and high-efficiency c-Si cells in a monolithically stacked configuration. The tandem junction solar cells using amorphous silicon germanium (a-SiGe:H) as an absorption layer of upper sub-cell were simulated through ASA (Advanced Semiconductor Analysis) simulator for acquiring the optimum structure. Graded Ge composition - effect of E_g profiling and inserted buffer layer between absorption layer and doped layer showed the improved current density (J_sc) and conversion efficiency (η). 13.11% conversion efficiency of the tandem junction solar cell was observed, which is a result of showing the possibility of thin film Si-Ge/c-Si tandem junction solar cell.

• 한국전자현미경학회:학술대회논문집
• /
• 한국현미경학회 2003년도 제34차 추계학술대회
• /
• pp.52-55
• /
• 2003

• 전기전자학회논문지
• /
• 제25권3호
• /
• pp.467-472
• /
• 2021

고온에서도 반도체 소자의 안정적인 동작이 필요하다. 반도체 소자의 구조중에서 고온에서 불안정한 전기적 응답을 야기할 수 있는 영역은 금속과 반도체가 접합하는 콘택층이다. 본 연구에서는 p형 SiC 층위에 니켈-실리사이드(NiSix)의 콘택층을 형성하는 공정과정에 포함되는 어닐링 공정 조건이 콘택 저항의 비저항과 전체 저항에 미치는 효과를 고찰하였다. 이를 위해, 4인치 p형 SiC층 위에 전송길이 이론(transfer length method: TLM) 측정을 위한 알련의 전극 패턴들을 형성하였고, 어닐링 온도(1700와 1800℃)와 어닐링 시간(30와 60분)을 달리하여 4종의 시료를 제조하였으며, TLM을 이용한 저항을 측정하였다. 그 결과, 어닐링 조건이 콘택층의 저항과 소자의 전기적 안정성에 영향을 미치는 사실을 확인하였다.

• KIEE International Transactions on Electrophysics and Applications
• /
• 제3C권2호
• /
• pp.66-69
• /
• 2003

Various semiconductor nanowires such as GaN, GaP, InP, Si$_3$N$_4$, SiO$_2$/Si, and SiC were coated conformally with aluminum oxide (Al$_2$O$_3$) layers by atomic layer deposition (ALD) using trimethylaluminum (TMA) and distilled water ($H_2O$) at a temperature of 20$0^{\circ}C$. Transmission electron microscopy (TEM) revealed that A1203 cylindrical shells conformally coat the semiconductor nanowires. This study suggests that the ALD of $Al_2$O$_3$ on nanowires is a promising method for preparing cylindrical dielectric shells for coaxially gated nanowire field-effect transistors.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2004년도 하계학술대회 논문집 Vol.5 No.1
• /
• pp.17-19
• /
• 2004

The electrical properties of gate oxides grown in two different processes, which are in 10% nitrous oxide($N_2O$) and in dry oxygen, have been experimentally investigated and compared. It has been observed that the $SiC-SiO_2$ interface-trap density(Dit) measured in nitrided gate oxide has been tremendously reduced, compared to the density obtained from gate oxide grown in dry oxygen. The beneficial effects of nitridation on gate oxides also have been demonstrated in the values of total near interface-trap density and of forward-bias breakdown field. The reasons of these improvements have been explained.

• 대한전자공학회논문지
• /
• 제26권7호
• /
• pp.73-82
• /
• 1989

실리콘계 절연박막 형성을 위한 저온공정을 개발하기 위하여 photo-CVD장치를 제작하여 $SiO_2$ 박막을 $50{\sim}250^{\circ}C$ 범위에서 증착시켰다. 이때 $SiH_4/N_2O$ 혼합가스는 수은증감반응법을 사용하지 않고 저압수은램프의 직접 광여기에 의해 분해시켰다. AES와 ESCA 분석결과 Si와 O의 화학량론적 구성이 거의 모든 공정조건에서 1:2로 나타났고, Si와 O원자의 결합상태가 $SiO_2$의 형태로 이루어져 있음을 보여주었다. 그리고 박막의 굴절율은 $1.39{\sim}1.44$의 범위로 나타나, 저온증착에 의해 밀도가 비교적 낮은 박막이 형성됨을 보였다.

• Journal of Electrical Engineering and Technology
• /
• 제13권1호
• /
• pp.387-392
• /
• 2018

Static characteristics of SiC (silicon carbide) lateral p-i-n diodes implemented on semi-insulating substrate without an epitaxial layer are inVestigated. On-axis SiC HPSI (high purity semi-insulating) and VDSI (Vanadium doped semi-insulating) substrates are used to fabricate the lateral p-i-n diode. The space between anode and cathode ($L_{AC}$) is Varied from 5 to $20{\mu}m$ to inVestigate the effect of intrinsic-region length on static characteristics. Maximum breakdown Voltages of HPSI and VDSI are 1117 and 841 V at $L_{AC}=20{\mu}m$, respectiVely. Due to the doped Vanadium ions in VDSI substrate, diffusion length of carriers in the VDSI substrate is less than that of the HPSI substrate. A forward Voltage drop of the diode implemented on VDSI substrate is 12 V at the forward current of $1{\mu}A$, which is higher than 2.5 V of the diode implemented on HPSI substrate.

• 마이크로전자및패키징학회지
• /
• 제30권2호
• /
• pp.43-51
• /
• 2023

본 논문에서는 전기차 전력변환 시스템의 근간이 되는 전력반도체 소자의 발전 방향과 차세대 전력반도체 소자인 wide bandgap (WBG)의 특징에 관해 소개하고자 한다. 현재까지의 주류인 Si insulated gate bipolar transistor (IGBT)의 특징에 관해 소개하고, 제조사 별 Si IGBT 개발 방향에 대해 다루었다. 또한 대표적인 WBG 전력반도체 소자인 SiC metal-oxide-semiconductor field-effect transistor (MOSFET)이 가지는 특징을 고찰하여 종래의 Si IGBT 소자 대비 SiC MOSFET이 가지는 효용 및 필요성에 대해 서술하였다. 또한 현 시점에서의 GaN 전력반도체 소자가 가지는 한계 및 그로 인해 전기자동차용 전력변환모듈 용으로 사용하기에 이슈인 점을 서술하였다.