• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2000년도 추계학술대회 논문집
• /
• pp.471-475
• /
• 2000

P-type (100) Si wafer patterned with 1000$\AA$ SiO$_2$island was used as substrate and the Si films were deposited under low pressure using Si$_2$H$_{6}$-H$_2$gas mixture where the total gas flow rate and deposition pressure were 16.6sccm and 3.5mtorr, respectively. In this condition, we selectively obtained high-quality epitaxial Si layer of the 350~1050$\AA$ thickness. In order to extend the incubation period, we kept high pressure H$_2$ environment without Si$_2$H$_{6}$ gas for few minutes after first incubation period and then we conformed the existence of second incubation period.iod.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제6권2호
• /
• pp.114-118
• /
• 2006

In this paper, the effect of base and collector structures on DC, small signal characteristics of SiGe HBTs fabricated by RPCVD was investigated. The structure of SiGe HBTs was designed into four types as follows: SiGe HBT structures which are standard, apply extrinsic-base SEG selective epitaxial growth (SEG), apply selective collector implantation (SCI), and apply both extrinsic-base SEG and SCI. We verified the devices could be applied to the fabrication of RFIC chip through a fully integrated 2.4 GHz down-conversion mixer.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2002년도 추계학술대회 논문집 Vol.15
• /
• pp.151-154
• /
• 2002

AP/RPCVD를 이용하여 $650^{\circ}C$의 저온에서 실리콘-게르마늄의 선택적 단결정 성장 (Selective Epitaxy Growth: SEG) 을 수행하였다. 본 실험에서는 $SiH_4$, $GeH_4$ 그리고 HCl 가스를 사용하여 잠입시간 동안 실리콘-게르마늄막을 성장시키고 연속해서 HCI 가스만을 주입하여 산화막 위에 형성되어진 작은 결정입자들을 식각하는 공정을 반복적으로 수행하였다. HCl 의 식각에 의해 한 주기의 잠입기 후에도 다시 잠입기가 존재함을 확인하였고, 이 성장법을 통하여 한 주기의 잠업시간 동안 증착할 수 있는 두께 이상으로 실리콘-게르마늄막의 선택적 성장이 가능하였다. 이는 저온 선택적 실리콘-게르마늄 성장 시 RPCVD에서 보이는 낮은 선택성과 $SiH_4$의 짧은 장입시간으로 인해 원하는 두께까지 확보하기 힘든 단점을 극복한 것이다. 선택성을 향상시키기 위해 실리콘-게르마늄 증착중 주입된 HCI의 유량에 따라 잠입시간과 증착속도에 영향을 주었으며, 연속공정을 위한 식각공정은 20sccm의 HCI을 20초간 주입하여 선택성을 유지하였다. 또한 보론 불순물의 첨가가 선택적으로 성장되는 박막의 결정성에 미치는 영향도 분석되었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1998년도 하계학술대회 논문집 D
• /
• pp.1288-1290
• /
• 1998

Three most dominant reactions are adsorption, movement, and desorption of $SiCl_2$ on silicon surface. $SiCl_2$ plays a key role in these dominant reactions. In this paper, surface reactions of $SiH_2Cl_2-H_2-HCl$ system are investigated and few dominant reactions were identified. An equation for Si net growth rate is derived from the analysis of these reactions and it is compared with experimental results of Bolem and Classen.

• ETRI Journal
• /
• 제25권4호
• /
• pp.247-252
• /
• 2003

This paper presents results from experiments on laser-annealed SiGe-selective epitaxial growth (LA-SiGe-SEG). The SiGe-SEG technology is attractive for devices that require a low band gap and high mobility. However, it is difficult to make such devices because the SiGe and the highly doped region in the SiGe layer limit the thermal budget. This results in leakage and transient enhanced diffusion. To solve these problems, we grew in situ doped SiGe SEG film and annealed it on an XMR5121 high power XeCl excimer laser system. We successfully demonstrated this LA-SiGe-SEG technique with highly doped Ge and an ultra shallow junction on p-type Si (100). Analyzing the doping profiles of phosphorus, Ge compositions, surface morphology, and electric characteristics, we confirmed that the LA-SiGe-SEG technology is suitable for fabricating high-speed, low-power devices.

• ETRI Journal
• /
• 제26권6호
• /
• pp.575-582
• /
• 2004

Fully-depleted silicon-on-insulator (FD-SOI) devices with a 15 nm SOI layer thickness and 60 nm gate lengths for analog applications have been investigated. The Si selective epitaxial growth (SEG) process was well optimized. Both the single- raised (SR) and double-raised (DR) source/drain (S/D) processes have been studied to reduce parasitic series resistance and improve device performance. For the DR S/D process, the saturation currents of both NMOS and PMOS are improved by 8 and 18%, respectively, compared with the SR S/D process. The self-heating effect is evaluated for both body contact and body floating SOI devices. The body contact transistor shows a reduced self-heating ratio, compared with the body floating transistor. The static noise margin of an SOI device with a $1.1\;{\mu}m^2$ 6T-SRAM cell is 190 mV, and the ring oscillator speed is improved by 25 % compared with bulk devices. The DR S/D process shows a higher open loop voltage gain than the SR S/D process. A 15 nm ultra-thin body (UTB) SOI device with a DR S/D process shows the same level of noise characteristics at both the body contact and body floating transistors. Also, we observed that noise characteristics of a 15 nm UTB SOI device are comparable to those of bulk Si devices.

• 한국전기전자재료학회논문지
• /
• 제17권8호
• /
• pp.823-829
• /
• 2004

In this paper, non-self-aligned SiGe HBTs with ${f}_\tau$ and${f}_max $above 50 GHz have been fabricated using an RPCVD(Reduced Pressure Chemical Vapor Deposition) system for wireless applications. In the proposed structure, in-situ boron doped selective epitaxial growth(BDSEG) and TiSi$_2$ were used for the base electrode to reduce base resistance and in-situ phosphorus doped polysilicon was used for the emitter electrode to reduce emitter resistance. SiGe base profiles and collector design methodology to increase ${f}_\tau$ and${f}_max $ are discussed in detail. Two SiGe HBTs with the collector-emitter breakdown voltages ${BV}_CEO$ of 3 V and 6 V were fabricated using SIC(selective ion-implanted collector) implantation. Fabricated SiGe HBTs have a current gain of 265 ∼ 285 and Early voltage of 102 ∼ 120 V, respectively. For the $1\times{8}_\mu{m}^2$ emitter, a SiGe HBT with ${BV}_CEO$= 6 V shows a cut-off frequency, ${f}_\tau$of 24.3 GHz and a maximum oscillation frequency, ${f}_max $of 47.6 GHz at $I_c$of 3.7 mA and$V_CE$ of 4 V. A SiGe HBT with ${BV}_CEO$ = 3 V shows ${f}_\tau$of 50.8 GHz and ${f}_max $ of 52.2 GHz at $I_c$ of 14.7 mA and $V_CE$ of 2 V.

• Transactions on Electrical and Electronic Materials
• /
• 제1권4호
• /
• pp.1-6
• /
• 2000

The mechanical strength of silicon carbide dose nor permit the use of diffusion as a means to achieve selective doping as required by most electronic devices. While epitaxial layers may be doped during growth, ion implantation is needed to define such regions as drain and source wells, junction isolation regions, and so on. Ion activation without an annealing cap results in serious crystal damage as these activation processes must be carried out at temperatures on the order of 1600$^{\circ}C$. Ion implanted silicon carbide that is annealed in either a vacuum or argon environment usually results in a surface morphology that is highly irregular due to the out diffusion of Si atoms. We have developed and report a successful process of using silicon overpressure, provided by silane in a CAD reactor during the anneal, to prevent the destruction of the silicon carbide surface, This process has proved to be robust and has resulted in ion activation at a annealing temperature of 1600$^{\circ}C$ without degradation of the crystal surface as determined by AFM and RBS. In addition XPS was used to look at the surface and near surface chemical states for annealing temperatures of up to 1700$^{\circ}C$. The surface and near surface regions to approximately 6 nm in depth was observed to contain no free silicon or other impurities thus indicating that the process developed results in an atomically clean SiC surface and near surface region within the detection limits of the instrument(${\pm}$1 at %).

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2002년도 추계학술대회 논문집 Vol.15
• /
• pp.182-185
• /
• 2002

자기정렬구조의 실리콘-게르마늄 이종접합 트랜지스터에서 $f_{max}$를 높이기 위한 방안으로 베이스의 저항 값을 감소시키고자 외부 베이스에 실리콘 및 실리콘-게르마늄 박막을 저온에서 선택적으로 성장할 수 있는 방법을 연구하였다. RPCVD를 이용하여 $SiH_{2}Cl_{2}$과 $GeH_{4}$를 소스 가스로 하고 HCI을 첨가하여 선택성을 향상시킴으로써 $675\sim725^{\circ}C$의 저온에서도 실리콘 및 실리콘-게르마늄의 선택적 에피성장이 가능하였다. 고온 공정에 주로 이용되는 $SiH_{2}Cl_{2}$를 이용한 실리콘 증착은 $675^{\circ}C$에서 열분해가 잘 이루어지지 않고 HCl의 첨가에 의한 식각반응이 동시에 진행되어 실리콘 기판에서도 증착이 진행되지 않으나 $700^{\circ}C$ 이상에서는 HCI을 첨가한 경우에 한해서 선택성이 유지되면서 실리콘의 성장이 이루어졌다, 반면 실리콘-게르마늄막은 실리콘에 비해 열분해 온도가 낮고 GeO를 형성하여 잠입시간을 지연하는 효과가 있는 게르마늄의 특성으로 인해 선택성이나 증착속도 모두에서 유리하였으나 실리사이드 공정시에 표면으로 게르마늄이 석출되는 현상 등의 저항성분이 크게 작용하여 실리콘-게르마늄막 만으로는 외부 베이스에의 적용은 적절하지 않았다. 그러나 실리콘막을 실리콘-게르마늄막 위에 Cap 층으로 증착하거나 실리콘막 만으로 외부 베이스에 선택적으로 증착하여 베이스의 저항을 70% 가량 감소시킬 수 있었다.

• 한국진공학회지
• /
• 제3권4호
• /
• pp.466-481
• /
• 1994

차세대 집적회로 제조공정에 있어 핵심기술인 선택적 단결정 실리콘 성장공정에 대한 이동현상, 열역학, 미시적 전산모사를 수행하여 다각적인 분석과 이해를 시도하였다. 첫째, 실리콘 단결정 성장 공 정에 가장 많이 사용되는 배럴 반응기를 대상으로 유한 요소법을 이용하여 이동현상적 이론연구를 수행 하였다. 반응기내의 기체속도 분포, SiH2Cl2 농도분포를 각각 구하였으며 압력, 기판온도, 총유량 HCl 유 량변화 등의주요공정변수가 증착율과 균일도 지수에 미치는 영햐을 고찰하였다. 이러한 연구를 통하여 저온, 저압, 총유량이 많고 첨가되는 HCl 유량이 작은 경우가 균일도 확보를 위하여 적합한 조업조건임 을 알수 있었다. 둘째 Si-H-Cl 계에 대한 열역학적 기체의 Cl/H비가 낮은 경우가 선택적 실리콘 증착 에 적합함을 알수 있었다. 셋째, Monte Carlo법을 이용한 선택적 실리콘 미세박막 성장패턴에 관한 이 론 연구를 수행하여 종횡비, 재방출, 표면확산에 따른 박막증착 패턴의 변화를 고찰하였으며 표면확산이 선택도 상실 현상의 중요한 원인이 될 수 있음을 발견하였다. 또한 최상의 선택도 확보를위해서는 낮은 부착계수와 낮은 표면확산계수를 유지해야 됨을 알수 있었다.