• 전자공학회논문지 IE
• /
• 제46권4호
• /
• pp.8-15
• /
• 2009

본 논문은 CMOS 이미지센서 SPICE 회로 해석을 위한 포토다이오드 및 픽셀 모델링을 나타내었다. 소자 시뮬레이터인 메디치(Medici)를 이용하여 입사광의 세기에 따른 광전류 특성을 확보하고 SPICE 시뮬레이션에서 활용하기 위한 SPICE용 포토 다이오드 모델을 개발하였다. 그리고 그 결과를 검증하기 위하여 포토다이오드와 NMOS로 구성된 시험용 회로구조에 대한 메디치(Medici)의 mixed mode 시뮬레이션 결과와 SPICE 시뮬레이션 결과를 비교하였다.

• 대한전자공학회논문지SD
• /
• 제37권2호
• /
• pp.38-45
• /
• 2000

광연결 시스템의 SPICE 모델링과 이를 이용한 시스템 성능 분석에 관한 연구를 수행하였다. 먼저, 광소자의 등가회로 모델을 구현하고, 송·수신단의 회로를 설계하여 안정적인 SPICE 시뮬레이션 결과를 얻었다. SPICE 시뮬레이션 결과로 eye 다이어그램을 얻을 수 있고, 이를 토대로 BER을 계산할 수 있었다. 바이어스 조건에 따라서 turn-on 지연으로 인한 jitter 현상을 볼 수 있고, 전송율, BER, 송신단의 전력 소모, 바이어스 조건의 상호 관계를 통해 시스템의 최적화를 이룰 수 있다. 광연결 시스템의 SPICE를 이용한 최적화 방법은 Gigabit Ethernet, ATM등의 응용 분야에서 LD 구동회로와 수신단의 회로 설계에 유용하게 쓰일 것으로 기대된다.

• 대한전자공학회논문지SD
• /
• 제38권12호
• /
• pp.25-35
• /
• 2001

복잡한 thin film transistor-liquid crystal display (TFT-LCD) array 회로의 전기적 특성을 분석하기 위해서는 PSPICE나 AIM-SPICE와 같은 회로 시뮬레이터를 사용하는 것이 필수적이다. 본 논문에서는 SPICE 시뮬레이션을 위한 다결정 실리콘 (poly-Si) TFT 소자의 입력 변수 추출을 체계화하는 방법을 도입한다. 이 방법을 excimer laser annealing 및 silicide mediated crystallization 방법으로 각각 제작된 다결정 실리콘 TFT 소자에 적용하여 실험 결과와 잘 일치하는 결과를 얻었다. SPICE 시뮬레이터 중에서 PSPICE는 graphic user interface(GUI) 방식의 편의성을 제공하므로 손쉽게 복잡한 회로를 구성할 수가 있다는 장점이 있으나, poly-Si TFT 소자 모델을 가지고 있지 않다. 이 연구에서는 PSPICE에 다결정 실리콘 TFT 소자 모델을 이식하고, TFT가 이식된 PSPICE를 사용하여 poly-Si TFT-LCD 단위 화소 및 라인 RC 지연을 고려한 화소에 대한 전기적 특성을 분석하였다. 이러한 결과는 TFT-LCD 어레이 특성 분석을 위한 시뮬레이션을 효율적으로 수행하는데 기여할 수 있을 것으로 기대된다.

• 대한전자공학회논문지SD
• /
• 제47권4호
• /
• pp.7-12
• /
• 2010

열전소자의 SPICE 모델을 유도하였고, Harman method를 이용하여 전기적인 측정과 열전 소자 양단면의 온도 측정값 만으로 모델 파라미터를 추출하기 위한 방법을 제시하였다. 본 논문에서 제시된 SPICE 모델 파라미터 추출방식은 열전도 측정 데이터를 사용하지 않고, 모델 파라미터를 추출할 수 있으며, 기존의 열전도 측정에 의한 값과 비교하였을 때 오차가 크지 않아서 실제로 열전 모듈을 제작하였을 때 유용하게 사용할 수 있는 방법이 될 수 있음을 보였다. 제시된 SPICE 모델은 열전모듈을 이용한 냉각 장치와 열전 발전 장치의 열적 시뮬레이션과 전기적인 시뮬레이션에 모두 적용이 가능하다.

• 센서학회지
• /
• 제10권2호
• /
• pp.142-147
• /
• 2001

인터디지털 표면음파 변환기의 교차장 모델에 기초한 전송선 등가회로를 사용하여 SPICE에 의한 SAW 필터의 효율적인 시뮬레이션 기법을 제안하였다. 표면음파의 전파를 전송선으로 모델하므로 인터디지털 변환기의 등가회로에서는 주파수 의존 회로소자가 필요하지 않게 된다. 그래서 주파수 의존 회로소자에 대한 등가회로를 근사적으로 구하지 않아도 되고, 필터의 등가회로에 작은 수의회로소자를 사용하므로 시뮬레이션 시간도 많이 단축된다. 삽입손실, 입력 어드미턴스, 통과대역 리플, 그리고 고조파 주파수 응답과 같은 SAW 필터 특성에 대한 시뮬레이션을 통하여 제안된 기법의 유용성을 보였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2017년도 춘계학술대회
• /
• pp.200-201
• /
• 2017

이 논문은 3D 순차적 CMOS 인버터 회로의 전기적 상호작용을 고려한 시뮬레이션을 제시하고자 한다. 상층 NMOS는 BSIM-IMG, 하층 PMOS에는 LETI-UTSOI 모델을 사용하여 전기적 상호작용이 잘 반영되는지 TCAD 데이터와 SPICE 데이터를 비교하였다. 트랜지스터 간의 높이가 작을 때 하층 게이트의 전압의 변화에 따라 상층 전류-전압 특성에 전기적 상호작용이 잘 반영되는 것을 확인하였다.

• 한국조명전기설비학회:학술대회논문집
• /
• 한국조명전기설비학회 2006년도 춘계학술대회 논문집
• /
• pp.230-232
• /
• 2006

본 논문은 Spice해석을 이용하여 push-pull inverter 방식의 전자식 안정기회로를 해석하고 안정기를 설계 제작하였다. Spice 시뮬레이션을 사용함으로서 전자식 안정기의 설계에 있어서 전기적 특성을 예측, 평가 할 수 있었고 이를 바탕으로 145W저압 UV램프용 전자식 안정기를 개발하였다.

• 조명전기설비학회논문지
• /
• 제18권4호
• /
• pp.8-14
• /
• 2004

본 논문에서는 승압형 컨버터를 사용한 400(W) 고압나트륨 램프용 전자식 안정기 역률 보상회로를 설계하였다. 제안된 승압형 컨버터 회로에서 역률 보상 소자의 값을 이론적으로 계산하고 IsSPICE를 이용하여 시뮬레이션을 수행하였으며, 시뮬레이션 결과를 검증하기 위해 설계방법에 따라 전자식 안정기를 제작하여 실험하였다. 실험에 의한 역률 보상회로의 제반특성은 시뮬레이션 결과와 거의 일치하였다. 실험결과 출력 400(W)에서 역률 99.3(%)의 성과를 나타내었다.

• 전자공학회논문지D
• /
• 제36D권5호
• /
• pp.54-61
• /
• 1999

SPICE MOS 모델을 외부 다이오드를 추가하는 방식을 사용하여, 기판 분포저항을 고려한 MOS 트랜지스터의 매크로 모델 형태를 제안하였다. 본 매크로 모델을 사용하여 W=200㎛, L=0.8㎛의 NMOS 트랜지스터를 기준으로 시행한 s-파라미터의 시뮬레이션치를 s-파라미터 측정치에 fitting 하는 과정을 통해 RF 영역에 적용 가능한 모델 세트를 확보하고 RF 영역에서의 기판 저항의 분포 효과를 분석하였다. s-파라미터로부터 환산된 AC 저항 및 커패시턴스와 같은 물리적 파리미터의 시뮬레이션치를 측정치와 비교함으로써 시뮬레이션된 s-파라미터의 신빙성을 확인하였다. 10GHz 이하의 주파수 영역에 대해서는 접합 다이오드가 포함되어 있는 기존 SPICE의 MOS 모델을 그대로 사용하고 게이트 노드와 기판 노드에 적절한 lumped 저항 한 개씩을 추가하는 간단한 형태의 매크로 모델을 사용하는 것이 적절하다고 판단된다.

• 대한전자공학회논문지SD
• /
• 제40권4호
• /
• pp.1-12
• /
• 2003

본 논문에서는 과도상태 회로 시뮬레이션에서 각각의 단일전자 트랜지스터 (Single electron transistor: SET)가 독립적으로 다루어질 수 있는 영역을 체계적으로 조사했다. Interconnection 정전용량이 충분히 큰 회로의 과도상태 시뮬레이션에서도 정상상태 경우와 마찬가지로 각각의 SET가 독립적으로 다뤄질 수 있음을 찾았다. 그러나, 각각의 SET들이 서로 독립적으로 다뤄질 수 있는 interconnection의 부하정전용량은 정상상태보다 약 10배 정도 크다. 이런 조건에서 SPICE에 적용 가능한 단일전자 트랜지스터 (Single electron transistor: SET)의 과도상태 compact 모델을 제시한다. 이 모델은 SPICE main routine의 admittance 행렬과 전류 행렬 구성 요소를 효율적으로 만들기 위해 새롭게 개발된 등가회로 접근방식에 기초한다. 과도상태 모델은 전자우물 안의 전자 개수를 정확히 계산하기 위해서 시변 master 방정식 solver를 각각 포함한다. 이 모델을 이용해서 단일전자 회로 및 단일전자 소자/회로와 CMOS 회로가 결합한 SET/CMOS hybrid 회로를 성공적으로 계산했다. SPICE에 적용된 기존의 시뮬레이터의 결과와 비교해서 상당히 일치하며 CPU 계산 시간도 더 짧아짐을 보인다.