• 한국전자파학회논문지
• /
• 제21권11호
• /
• pp.1235-1239
• /
• 2010

본 논문에서는 혼합기의 IF 대역폭을 향상시키는 방법을 제안하며, 이를 적용하여 설계 제작된 0.13-${\mu}m$ RFCMOS 공정 기반 24 GHz 하향 변환 혼합기의 결과를 보인다. 측정 결과, 본 혼합기는 24 GHz의 LO 주파수에 대해 DC부터 5.25 GHz까지의 IF 주파수에서 $2.7{\pm}1.5$ dB의 변환 이득을 보이며, P-1dB와 LO-RF isolation은 각각 -8.7 dBm과 21 dB로 나타났다. 본 혼합기는 1.3 V의 전원으로부터 10.6 mA의 DC 전류를 소모한다.

• 한국전자파학회논문지
• /
• 제22권5호
• /
• pp.522-527
• /
• 2011

본 논문에서는 54 GHz 대역의 위상 고정 루프에서 사용되기 위한 Ring 발진기를 이용한 3 분주 주입 동기 주파수 분주기(Injection-Locked Frequency Divider: ILFD)를 0.13-${\mu}M$ Si RFCMOS 공정을 이용하여 설계, 제작한 결과를 보인다. 1.8 V의 공급 전압에 대해서 buffer단을 포함하여 70 mW의 전력을 소비하며, 입력 신호가 없을 때 0~1.8 V의 varactor 조정 전압 범위에 대하여 18.92~19.31 GHz에서 자유 발진(free-running oscillation)을 하였다. 0 dBm의 입력 전력에 대해서 1.02 GHz(54.82~55.84 GHz)의 동기 범위(locking range)를 가지며 varactor 조정(0~1.8 V)을 포함한 동작 범위(operating range)는 약 2.4 GHz(54.82~57.17 GHz)를 보였다. 제작된 회로의 크기는 측정 pad를 포함하여 0.42 mm${\times}$0.6 mm이며, pad를 제외한 실제 동작 영역의 크기는 0.099 mm${\times}$0.056 mm이다.

• 한국전자파학회논문지
• /
• 제24권11호
• /
• pp.1027-1033
• /
• 2013

본 논문에서는 고주파 이미징 시스템에 사용되는 D-band 이미징 검출기(imaging detector)를 65-nm CMOS 공정을 이용하여 설계 및 제작한 결과를 보인다. 검출기 회로 구조는 resistive self-mixing 원리에 기초를 두고 있다. 제작된 검출기는 145 GHz에서 400 V/W의 최대 반응도(responsivity)와 100 $pW/Hz^{1/2}$의 최소 NEP(Noise Equivalent Power)를 보였다. 제작된 회로의 크기는 측정용 패드와 밸룬을 포함하여 $400{\mu}m{\times}450{\mu}m$이며, 중심 회로의 크기는 $150{\mu}m{\times}100{\mu}m$이다.

• 전기전자학회논문지
• /
• 제25권1호
• /
• pp.133-138
• /
• 2021

본 논문에서는 높은 출력 전력을 확보함과 동시에 효율을 개선시킬 수 있는 전력 증폭기 구조를 제안하였다. 전력 소모를 최소화하기 위하여 구동 증폭단은 공통-소스 구조를 적용하였으며, 높은 출력 전력 확보를 위하여 전력 증폭단은 스택 구조를 적용하였다. 제안하는 구조의 검증을 위하여 아홉 개의 금속층을 제공하는 65-nm RFCMOS 공정을 이용하여 Ku 대역 전력 증폭기를 설계하였다. 동작 주파수 14 GHz에서 16 GHz 일 때, P1dB, power-added efficiency 및 전력 이득은 각각 20 dBm 이상, 23 dB 이상 및 25% 이상으로 확인 되었다.

• 한국전자파학회논문지
• /
• 제21권5호
• /
• pp.453-458
• /
• 2010

본 논문에서는 18 GHz 대역에서 동작하는 링 발진기를 이용한 4분주 주입 동기 주파수 분주기(Injection-Locked Frequency Divider: ILFD)를 $0.13-{\mu}m$ Si RFCMOS 공정을 이용하여 설계, 제작한 결과를 보인다. 1.5 V의 공급 전압에 대하여 33.4 mW의 전력을 소비하며, 입력 신호가 없을 때 약 -30 dBm의 전력으로 4.98~5.22 GHz에서 자유발진하였다. 0 dBm의 입력 전력에 대하여 3.5 GHz(17.75~21.25 GHz)의 동기 범위를 가지며, 동작 범위는 바랙터 조절에 의해 5.25 GHz(16.0~21.25 GHz)까지 증가하였다. 제작된 칩의 크기는 DC와 RF 패드를 포함하여 $0.76\;mm{\times}0.57\;mm$이다.

• 한국통신학회논문지
• /
• 제39A권12호
• /
• pp.691-698
• /
• 2014

CMOS 스위치부를 이용해 출력주파수의 상/하향 변환을 제어하는 L-대역용 단측파 대역 주파수 혼합기 회로(mixer)와 C-대역용 쿼드러쳐 전압 제어발진기(QVCO)를 제안하고 TowerJazz 사의 0.18 um RFCMOS 공정을 사용하여 설계 및 제작하였다. 제안된 주파수혼합기의 L대역 출력 특성은 변환이득 6.6~7.5 dB, 이미지 제거비 70 dBc, 단자간 격리도 65 dBc 이다. 전압 제어 발진기는 6.2~6.7 GHz 의 주파수 튜닝 범위에서 4 dBm 의 출력전력을 공급한다. 공급전압은 1.8 V이며, 주파수 혼합기 중심부와 스위치에 공급되는 총 전류는 36 mA, 전압 제어 발진기에 공급되는 총 전류는 23 mA 이다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제11권3호
• /
• pp.190-197
• /
• 2011

This paper presents a 144 GHz divide-by-2 injection locked frequency divider (ILFD) with inductive feedback developed in a commercial 90-nm Si RFCMOS technology. It was demonstrated that division-by-2 operation is achieved with input power down to -12 dBm, with measured locking range of 0.96 GHz (144.18 - 145.14 GHz) at input power of -3 dBm. To the authors' best knowledge, this is the highest operation frequency for ILFD based on a 90-nm CMOS technology. From supply voltage of 1.8 V, the circuit draws 5.7 mA including both core and buffer. The fabricated chip occupies 0.54 mm ${\times}$ 0.69 mm including the DC and RF pads.

• Journal of information and communication convergence engineering
• /
• 제17권4호
• /
• pp.285-289
• /
• 2019

A 1.9-GHz linear CMOS power amplifier is presented. An adaptive bias circuit (ABC) that utilizes an AC ground to detect the power level of the input signal is proposed to enhance the linearity and efficiency of the power amplifier. The ABC utilizes the second harmonic component as the input to mitigate the distortion of the fundamental signal. The input power level of the ABC was detected at the AC ground located at the V_DD node of the power amplifier. The output of the ABC was fed into the inputs of the power stage. The input signal distortion was mitigated by detecting the input power level at the AC ground. The power amplifier was designed using a 180 nm RFCMOS process to evaluate the feasibility of the application of the proposed ABC in the power amplifier. The measured output power and power-added efficiency were improved by 1.7 dB and 2.9%, respectively.

• 전기전자학회논문지
• /
• 제23권2호
• /
• pp.454-460
• /
• 2019

In this paper, a watt-level 2.4-GHz RFCMOS linear power amplifier (PA) with pre-distortion method using variable capacitance with respect to input power is demonstrated. The proposed structure is composed of a power detector and a MOS capacitor to improve the linearity of the PA. The pre-distortion based linearizer is embedded in the two-stage PA to compensate for the gain compression in the amplifier stages, it also improves the output P1dB by approximately 1 dB. The simulation results demonstrate a 1-dB gain compression power of 30.81 dBm at 2.4-GHz, and PAE is 29.24 % at the output P1dB point.

• 한국정보통신학회논문지
• /
• 제23권6호
• /
• pp.719-725
• /
• 2019

본 연구에서는 2.4-GHz CMOS 전력 증폭기의 저 출력 전력 영역에서의 전력 변환 효율을 개선시키기 위한 이중모드 증폭기 구조를 제안하였다. 이를 위하여 출력 정합 회로 및 발룬의 역할을 하는 출력부 변압기의 1차 측을 두 개로 나누고, 그 중 하나는 전력 증폭단의 출력부와, 나머지 하나는 구동 증폭단의 출력부와 연결 되도록 구성하였다. 이를 통하여, 전력 증폭기가 고 출력 전력 영역에서 동작 할 경우, 일반적인 전력 증폭기 동작과 동일하게 동작 하며, 반대로 전력 증폭기가 저출력 전력 영역에서 동작 할 경우, 전력 증폭단은 작동을 하지 않으며, 구동 증폭단의 출력이 전력 증폭기의 최종 출력부로 전달 되도록 구성하였다. 이 경우, 저출력 전력 영역에서는 전력 증폭단에서의 dc 전력소모가 원천적으로 차단되기 때문에 저출력 전력 영역에서의 전력 변환 효율을 개선시킬 수 있다. 제안하는 구조는 180-nm RFCMOS 공정을 통해 설계된 2.4-GHz 전력 증폭기의 측정을 통하여 그 효용성을 검증하였다.