• 한국전자파학회논문지
• /
• 제30권4호
• /
• pp.282-285
• /
• 2019

본 연구에서는 2단계 게이트 리세스 방법을 사용하여 T-형 게이트 길이가 100 nm인 mHEMT 소자를 제작하였다. 제작한 소자는 65 mA의 드레인전류($I_{dss}$), 1090 mS/mm의 트랜스콘덕턴스($g_m$), -0.65 V의 문턱전압 ($V_{th}$) 등의 DC 특성을 보였다. 또한 차단주파수($f_T$) 190 GHz와 최대 공진주파수($f_{MAX}$) 260 GHz인 우수한 고주파 특성을 나타내었다. 제작한 mHEMT 소자는 향후에 W-대역의 MMIC 개발에 활용될 수 있을 것으로 기대된다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 ITC-CSCC -2
• /
• pp.1119-1122
• /
• 2000

This paper describes on RF circuit simulation technique, especially on a RF modeling and a model extraction of a LDMOS(Lateral Diffused MOS) that has gate-width (Wg) dependence. Small-signal model parameters of the LDMOSs with various gate-widths extracted from S-parameter data are applied to make the relation between the RF performances and gate-width. It is proved that a source inductance (Ls) was not applicable to scaling rules. These extracted small-signal model parameters are also utilized to remove extrinsic elements in an extraction of a large-signal model (using HP Root MOSFET Model). Therefore, we can omit an additional measurement to extract extrinsic elements. When the large-signal model with Ls having the above gate-width dependence is applied to a high-power LDMOS module, the simulated performances (Output power, etc.) are in a good agreement with experimental results. It is proved that our extracted model and RF circuit simulation have a good accuracy.

• Journal of electromagnetic engineering and science
• /
• 제8권3호
• /
• pp.91-95
• /
• 2008

This paper presents a direct-conversion I/Q up-mixer block, which supports $3{\sim}5$ GHz ultra-wideband(UWB) applications. It consists of a VI converter, a double-balanced mixer, a RF amplifier, and a differential-to-single signal converter. To achieve wideband characteristics over $3{\sim}5$ GHz frequency range, the double-balanced mixer adopts a shunt-peaking load. The proposed RF amplifier can suppress unwanted common-mode input signals with high linearity. The proposed direct-conversion I/Q up-mixer block is implemented using $0.18-{\mu}m$ CMOS technology. The measured results for three channels show a power gain of $-2{\sim}-9$ dB with a gain flatness of 1dB, a maximum output power level of $-7{\sim}-14.5$ dBm, and a output return loss of more than - 8.8 dB. The current consumption of the fabricated chip is 25.2 mA from a 1.8 V power supply.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2002년도 종합학술발표회 논문집 Vol.12 No.1
• /
• pp.16-20
• /
• 2002

This paper describes the resistive FET mixer with low IF for the 4-Ch DBF(Digital Beam Forming) receiver with LNA(Low Noise Amplifier). This DBF receiver based on the direct conversion method is generally suitable for high-speed wireless mobile communications. A radio frequency(RF), a local oscillator(LO) and an intermediate frequency(IF) considered in this research are 2.09 ㎓, 2.08 ㎓ and 10㎒, respectively. The RF input power, LO input power and Vgs are used -10㏈m, 6㏈m and -0.4 V, respectively. In the 4-Ch resistive FET mixer with LNA, the measured IF and harmonic components of 10㎒, 20㎒, 2.09㎓ and 4.17㎓ are about -12.5 ㏈m, -57㏈m, -40㏈m and -54㏈m, respectively. The IF output power observed at each channel of 10㎒ is about -12.5㏈m and it is higher 27.5 ㏈m than the maximum harmonic component of 2.09㎓. Each IF output spectrum of the 4-Ch is observed almost same value and it shows a good agreement with the prediction.

• 한국정보통신학회논문지
• /
• 제15권2호
• /
• pp.273-278
• /
• 2011

본 논문에서는 IMT-Advanced 시스템에 적용할 수 있는 0.13-${\mu}m$ CMOS 이중대역 송신단 RF Front-End를 제안한 다. 제안하는 이중대역 송신단 RF Front-End는 3 세대(802.11), 3.5 세대(Mobile WiMAX), 그리고 4 세대(IMT-Advanced) 시스템 주파수 대역을 모두 지원하기 위해서 2300~2700 MHz와 3300~3800 MHz의 이중 주파수 대역을 지원한다. 본 논문에서 제안하는 이중대역 송신단 RF Front-End는 1.2 V의 공급 전원에서 45mA의 전류를 소모한다. 회로의 성능은 레이아웃 후 검증(Post Layout Simulation)을 통해 검증하였으며, 2 GHz 대역에서 +0 dBm의 출력 파워, 3 GHz 대역에서 +1.3 dBm의 출력 파워를 나타낸다.

• 한국전기전자재료학회논문지
• /
• 제22권10호
• /
• pp.826-831
• /
• 2009

In this paper, a high power RF amplifier module using AlN substrate of high thermal conductivity has been proposed. This RF amplifier module has the advantage of compact size and effective heat dissipation for the packaging of high power chip. To fabricate the thru-hole and scribing line on AlN substrate, the key parameters of $CO_2$ laser were experimented. And then, microstrip lines and spiral planar inductors were fabricated on an AlN substrate using the thin-film process. The fabricated microstrip lines on the AlN substrate has an attenuation value of 0.1 dB/mm up to 10 GHz. The fabricated spiral planar inductor has a high quality factor, a maximum of about 62 at 1 GHz for a 5.65 nH inductor. Packaging of a RF power amplifier was implemented on an AlN substrate with thru-hole. From the measured results, the gain is 24 dB from 13 to 15 GHz and the output power is 33.65 dBm(2.3 W).

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 춘계종합학술대회
• /
• pp.424-428
• /
• 2003

고주파 여기 방식의 슬랩 도파관 $CO_2$ 레이저를 제작하고 성능을 평가하였다. 실험에 사용된 공진기의 구조는 concave mirror 두 개로 이루어진 negative branch와 concave와 convex mirror로 이루어진 positive branch로서 불안정 공진기의 구조를 이루고 있다. 도파관의 크기는 40$\times$2$\times$400mm이며, 123MHz의 입력 주파수를 사용하였다. 혼합가스의 비율은 $CO_2$:$N_2$:He=1:1:3이다. 압력은 10에서 60 torr, RF 입력 파워는 100에서 900W까지 증가시키면서 출력을 측정하였다 실험 결과 압력이 40 torr, RF 입력파워가 900W일 경우, negative 공진기와 positive branch의 최대파워는 각각 50.7 W와 71.8 W, 효율은 6.5 %와 9.2%이다.

• 대한전자공학회논문지
• /
• 제14권5호
• /
• pp.7-14
• /
• 1977

주로 TWT로 사용되어 오던 2GHz 대 고출력증식기를 근래 개발되어 시판되기 시작한 microwave bipolar transistor를 사용하여 설계 제작하였다. 특히 고출력을 얻을 목적으로 balanced amplifier로 구성하였으며 microstripline을 사용해서 우수한 impedance정합효과를 얻었다. RF출력의 divider 및 combiner로서는 제작상의 편의를 감안해서 stripline directional coupler방식을 채택했으며 이것은 quadrature hybrid coupler로서 좋은 동작특성을 보였다. 직접 실용화를 감안해서 설계, 시작된 본 마이크로파 트랜지스터 증폭기는 측정결과 RF출력 14watt, 이득 14dB, 편파수대역폭 180MHz, 효율 40%의 우수한 종합특성을 얻었다.

• 한국광학회지
• /
• 제3권4호
• /
• pp.234-238
• /
• 1992

금속과 판유리를 이용한 도파관 탄산가스 레이저를 제작하고 출력특성을 조사하였다. 도파관의 길이는 50cm, 내부 단면적은 $6\times 6\ttextrm{mm}^{2}$이며 13.56MHz의 고주파로 횡여기시키는 방식이다. 가스 밀폐형으로 동작될 때 입력전력과 가스압력 변화에 의한 레이저 출력의 측정 결과 가스 분압비 $He:CO_{2}:N_{2}:Xe= 6:1:2:1$, 전체 가스압력 50Torr, 고주파 입럭전력이 180W인 조건에서 최대출력 9.5W로 발진하고 있다.

• ETRI Journal
• /
• 제36권6호
• /
• pp.924-930
• /
• 2014

This paper presents a $0.13{\mu}m$ CMOS 3-level envelope delta-sigma modulation (EDSM) RF signal generator, which synthesizes a 2.6 GHz-centered fully symmetrical 3-level EDSM signal for high-efficiency power amplifier architectures. It consists of an I-Q phase modulator, a Class B wideband buffer, an up-conversion mixer, a D2S, and a Class AB wideband drive amplifier. To preserve fast phase transition in the 3-state envelope level, the wideband buffer has an RLC load and the driver amplifier uses a second-order BPF as its load to provide enough bandwidth. To achieve an accurate 3-state envelope level in the up-mixer output, the LO bias level is optimized. The I-Q phase modulator adopts a modified quadrature passive mixer topology and mitigates the I-Q crosstalk problem using a 50% duty cycle in LO clocks. The fabricated chip provides an average output power of -1.5 dBm and an error vector magnitude (EVM) of 3.89% for 3GPP LTE 64 QAM input signals with a channel bandwidth of 10/20 MHz, as well as consuming 60 mW for both channels from a 1.2 V/2.5 V supply voltage.