• 한국멀티미디어학회논문지
• /
• 제14권5호
• /
• pp.614-621
• /
• 2011

본 논문은 Mobile-DTV 응용을 위한 광대역 DCO(Digitally Controlled Oscillator)의 설계에 대해 다룬다. DCO는 발전 주파수를 생성하는 회로로 ADPLL(All-digital Phase-locked Loop)의 핵심 블록이다. 본 논문에서는 광대역 DCO 설계를 위해 기존의 Fixed delay chain을 변형한 binary delay chain(BDC) 구조를 제안하였다. 제안된 구조는 $2^i$ 형태로 $0{\leq}i{\leq}n-1$ 범위의 서로 다른 지연시간을 갖는 여러개의 지연셀의 조합을 통해 발진 주파수를 생성한다. BDC 형태는 응용에 맞는 지연셀의 조합과 해상도를 선택할 수 있기 때문에 지연셀의 최적화가 가능하다. 제안된 DCO는 1.8V chartered $0.18{\mu}m$ CMOS 공정을 이용하여 Cadence사의 Spectre RF 툴에서 검증되었다. 실험결과 77MHz~2.07GHz의 주파수 대역파 3ps의 해상도를 나타내었다. 위상잡음은 Mobile-DTV 표준의 최대 주파수인 1675MHz에서 -101dBc/Hz@1MHz를 나타내었고 전력소모는 5.87mW를 나타내었다. 이는 ATSC-M/H, DVB-H, ISDB-T, T-DMB 등 Mobile-DTV의 표준을 만족한다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2003년도 하계학술대회 논문집 Vol.4 No.2
• /
• pp.861-863
• /
• 2003

In this work, the preparations and characteristics of capacitors and inductors for RF IC as a integrated devices are investigated. These kinds of capacitors and inductors can be applicable to the passive components utilized in voltage controlled oscillator(VCO), low noise amplifier(LAN), mixer and synthesizer for mobile telecommunication of radio frequency band(900 MHz to 2.2GHz), and in a library of monolithic microwave integrated circuit(MMIC). The results show that these inductors and capacitors array for RF IC may be applicable to the RF IC passive components for mobile telecommunication.

• KIEE International Transactions on Electrophysics and Applications
• /
• 제4C권6호
• /
• pp.272-275
• /
• 2004

A balanced single side-band (SSB) mixer employing a sub-harmonic configuration is designed for up and down conversions in K-band. The designed mixer uses anti-parallel diode (APD) pairs to effectively eliminate even harmonics of the local oscillator (LO) spurious signal. To reduce the odd harmonics of LO at the RF port, we employ a balanced configuration for LO. The fabricated chip shows 12$\pm$2dB of conversion loss and image-rejection ratio of about 20dB for down conversion at RF frequencies of 24-27.5GHz. As an up-conversion mode, the designed chip shows 12dB of conversion loss and image-rejection ratio of 20 ～ 25 dB at RF frequencies of 25 to 27GHz. The odd harmonics of the LO are measured below -37dBc.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 합동 추계학술대회 논문집 정보 및 제어부문
• /
• pp.237-240
• /
• 2002

We have studied a RF energy transformation. In this paper, we introduced proximity sensor using RF energy transformation. We used 125kHz RF signal as carrier frequency and BPSK circuit, PNP proximity sensor and designed circuit to transmit to the reader through the antenna with data which sensor had acquired. Micro-controller, oscillator, power amp, FSK Modulation module are included in the circuit. Max 323 chip is applied to analog switch and used to HYP-30R10NA sensor chip.

• 대한전자공학회논문지SD
• /
• 제43권8호
• /
• pp.6-12
• /
• 2006

최근 이동통신 시스템의 급속한 발전에 따라, 관련된 이동통신 부품의 개발이 요구되고 있으며, 특히 기존의 이동통신 부품 소형화와 병행하여, 주변회로 및 소자와의 복합화가 진행되고 있다. 본 논문에서는 WCDMA(UMTS)용 다중출력 VC-TCXO (Voltage Controlled-Temperature Compensated Crystal Oscillator)는 내부에 CMOS 인버터를 추가로 내장하여 기본적인 정현파(Clipped sinewave) 출력에 추가로 CMOS 출력을 가능하게 하였고, 또한 WCDMA 시스템에서 요구하는 VC-TCXO 특성을 만족하였다. 또한 기준 발진기의 중요한 특성인 위상잡음(Phase noise) 특성 및 주파수 단기 안정도 특성(Frequency short term stability)도 WCDMA(UMTS)의 기준을 만족하였다. 본 논문에서는 기준 주파수로 26MHz를 사용하고 있지만, 10MHz에서 40MHz까지 다양하게 응용될 수 있다.

• ETRI Journal
• /
• 제27권5호
• /
• pp.569-578
• /
• 2005

The purpose of this paper is to describe the implementation of monolithically matching circuits, interface circuits, and RF core circuits to the same substrate. We designed and fabricated on-chip 1 to 6 GHz up-conversion and 1 to 8 GHz down-conversion mixers using a 0.8 mm SiGe hetero-junction bipolar transistor (HBT) process technology. To fabricate a SiGe HBT, we used a reduced pressure chemical vapor deposition (RPCVD) system to grow a base epitaxial layer, and we adopted local oxidation of silicon (LOCOS) isolation to separate the device terminals. An up-conversion mixer was implemented on-chip using an intermediate frequency (IF) matching circuit, local oscillator (LO)/radio frequency (RF) wideband matching circuits, LO/IF input balun circuits, and an RF output balun circuit. The measured results of the fabricated up-conversion mixer show a positive power conversion gain from 1 to 6 GHz and a bandwidth of about 4.5 GHz. Also, the down-conversion mixer was implemented on-chip using LO/RF wideband matching circuits, LO/RF input balun circuits, and an IF output balun circuit. The measured results of the fabricated down-conversion mixer show a positive power conversion gain from 1 to 8 GHz and a bandwidth of about 4.5 GHz.

• 대한전자공학회논문지SD
• /
• 제46권10호
• /
• pp.16-24
• /
• 2009

Independent-Gate-Mode Double-Gate(IGM-DG) MOSFET는 기존의 DG-MOSFET의 3-terminal 소자구조가 갖고 있는 한계에서 벗어나 front-gate와 back-gate를 서로 다른 전압으로 구동하는 것이 가능하다. IGM-DG를 이용함으로써 4번째 단자의 자유도에 의해 회로설계가 간단해 질 뿐 아니라, 집적도를 향상시킬 수 있는 장점을 가진다. 본 논문에서는 IGM-DG MOSFET를 사용하여 RF 수신단을 설계하였고, HSPICE 시뮬레이션을 통해 회로성능을 검증하고 소자의 특성변화에 따른 최적의 회로설계 방향을 제시하였다.

• 한국인터넷방송통신학회논문지
• /
• 제18권5호
• /
• pp.223-228
• /
• 2018

본 논문은 동축 공동 공진기를 이용한 레인센서를 설계하고 제작한다. 선형적으로 빗방울을 감지할 수 있는 레인센서는 전압 제어 발진기 (VCO), 동축 공동 공진기, RF 스위치, RF 검출기, A / D 컨버터, DAC 및 마이크로 컨트롤러로 구성되었다. 설계된 레인 센서의 작동 주파수 범위는 2.5GHz ~ 3.2GHz이며, 입력 전압과 전류 소스는 24 [V / DC]와 1 [A]이다. 설계된 센서 회로는 VCO, RF 스위치, 고주파수 3GHz에서 소자의 주파수 특성을 변화시키는 RF 검출기를 포함한다. 센서 회로의 주파수 특성에 대한 오차를 교정한다. 이를 위해 공진기에 신호를 보내지 않고 RF 검출기로 신호를 직접 전달하는 기준 경로를 만든다. 시뮬레이션 및 측정 결과에 따르면 시뮬레이션된 공진기 주파수와 제작된 공진기 주파수 사이에 0-50MHz 차이가 있음을 알 수 있다.

• 한국통신학회논문지
• /
• 제35권5A호
• /
• pp.519-527
• /
• 2010

본 논문에서는 레이더 탐지기용 RF 모듈단의 광대역 저잡음 증폭기, 혼합기 그리고 발진기를 설계 및 구현하였다. 이득 평탄도가 좋지 않아 특정 주파수에서 감도가 저하되는 기존 상용 제품의 단점을 개선하기 위해 RF 모듈단의 구조를 제안한다. 제안한 RF 모듈단은 광대역 2단 저잡음 증폭기와 혼합기, 그리고 세 개 대역의 발진기로 구성되어 여러 주파수를 검출할 수 있는 동시에 최대 이득과 이득 평탄도를 향상시켰다. 제작된 RF 모듈단의 측정 결과, 전 대역에서 36 dB 이상의 변환 이득을 나타내었으며 이득 평탄도는 5 dB를 나타내었다. 이러한 결과는 기존 상용 제품의 문제점인 최대 이득을 35 dB에서 41 dB로 6 dB 향상시켰고, 이득 평탄도 또한 22 dB에서 5 dB로 17 dB 개선시켰음을 보여준다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 심포지엄 논문집 정보 및 제어부문
• /
• pp.267-269
• /
• 2007

PLL(Phase Locked Loop) are widely used circuit technique in modern electronic systems. In this paper, We propose the low voltage and high speed PLL. We design the PFD(Phase Frequency Detector) by using TSPC (True Single Phase Clock) circuit to improve the performance and solve the dead-zone problem. We use CP(Charge Pump} and LP(Loop filter) for Negative feedback and current reusing in order to solve current mismatch and switch mismatch problem. The VCO(Voltage controlled Oscillator) with 5-stage differential ring oscillator is used to exact output frequency. The divider is implemented by using D-type flip flops asynchronous dividing. The frequency divider has a constant division ratio 32. The frequency range of VCO has from 200MHz to 1.1GHz and have 1.7GHz/v of voltage gain. The proposed PLL is designed by using 0.18um CMOS processor with 1.8V supply voltage. Oscillator's input frequency is 25MHz, VCO output frequency is 800MHz and lock time is 5us. It is evaluated by using cadence spectra RF tools.