• 한국전자통신학회논문지
• /
• 제17권1호
• /
• pp.31-40
• /
• 2022

본 논문은 기존 QSBC(Quantum Short-Block Code)의 기능은 보전하면서 파울리 X 및 Y 오류에 의한 단일 비트플립 오류정정 기능을 부가한 증강된 QSBC를 제안한다. 증강된 QSBC는 기존 QSBC에 정보워드 수만큼의 추가적인 보조 큐비트와 Toffoli 게이트를 삽입해 단일 파울리 X 오류의 진단과 자동정정 기능을 부여한 것이다. 본 논문은 종자 벡터를 이용한 증강된 QSBC의 일반적 확장 방법과 확장성을 반영한 단일 비트플립오류 자동정정 함수의 Toffoli 게이트 실현 방법도 제시하였다. 본 논문이 제안한 증강된 QSBC는 보조 큐비트 삽입으로 인해 코딩률이 최소 1/3과 최대 1/2인 trade-off를 갖는다.

• 예술인문사회 융합 멀티미디어 논문지
• /
• 제7권10호
• /
• pp.895-903
• /
• 2017

양자점 셀룰라 오토마타(QCA)는 CMOS의 근본적인 한계에 대한 대체 해결책으로 제안된 기술 중 하나이다. QCA는 최근 실험 결과와 함께 다양한 연구가 진행해오고 있으며 나노 규모의 크기와 낮은 전력 소비로 각광 받고 있다. 기존 논문에서 제안된 XOR 게이트는 최소한의 면적과 셀의 개수를 이용하여 설계 할 수 있음에도 불구하고 안정성 및 결과의 정확성 때문에 추가된 셀의 개수가 많았다. 본 논문에서는 기존의 XOR 게이트의 단점을 보완한 게이트를 제안한다. 본 논문의 XOR 게이트는 정사각형 구조로 AND 게이트와 OR게이트를 배치함으로써 셀 배선의 개수를 줄인다. 그리고 제안한 XOR 게이트를 이용하여 단순 인버터 역할을 하는 셀 2개를 추가해 반가산기를 제안한다. 또한 본 논문은 입력과 결과의 정확성을 위해 QCADesginer을 이용한다. 따라서 제안한 반가산기는 기존의 반가산기에 비해 더 적은 수의 셀, 전체 면적으로 구성됨으로 큰 회로에 사용할 때 혹은 작은 면적에 반가산기가 필요할 때 효율적이다.

• 한국항행학회논문지
• /
• 제20권1호
• /
• pp.65-71
• /
• 2016

양자점 셀룰라 오토마타 (QCA; quantum-dot cellular automata)는 나노 규모의 크기와 낮은 전력 소비로 각광받고 있으며, CMOS 기술의 규모의 한계를 극복할 수 있는 대체 기술로 떠오르고 있다. 현재까지 QCA상에서 설계된 BCD-3초과 코드는 확장성을 고려하지 않았으며 대규모 회로 설계에는 적합하지 않았다. 이를 해결하기 위해 본 논문에서는 확장성을 고려한 BCD-3초과 코드 회로를 설계한다. 확장이 가능한 구조를 설계하기 위해 확장된 교차부 구조를 이용하여 입력과 출력의 흐름을 제어하고, 출력되는 값들의 동기화를 위해 5입력 다수결 게이트를 이용한다. 설계한 구조에 대해 QCADesigner를 이용하여 시뮬레이션을 수행한 후 그 결과에 대해 유효성을 검증한다. 제안된 구조는 기존의 URG BCD-3초과 코드변환기와 비교하여 32개의 게이트를 줄이며 빈 공간의 비율 또한 7% 감소시켰다. 또한 확장성이 고려되지 않은 기존의 QCA BCD-3초과 코드 변환기가 회로 확장 시 필요한 7개의 클럭을 1개의 클럭으로 줄였다.

• 한국전자통신학회논문지
• /
• 제12권6호
• /
• pp.1027-1034
• /
• 2017

본 논문은 양자게이트의 모든 제어 동작점에서 양자들의 확률진폭, 확률, 평균 기댓값 및 정상상태 단위행렬의 행렬요소 등을 수학적 투사로 측정할 수 있는 새로운 함수 임베딩 방법을 제안하였다. 본 논문의 함수 임베딩 방법은 디랙 기호와 크로네커델타 기호를 사용해 각 제어 동작점에 대한 확률진폭의 직교 정규화조건을 2진 스칼라 연산자에 임베딩 한 것이다. 이와 같은 함수 임베딩 방법은 양자게이트 함수를 단일양자들의 텐서 곱으로 표현하는 유니터리 변환에서 유니터리 게이트의 산술 멱함수 제어에 매우 효과적 수단임을 밝혔다. Ternary 2-qutrit cNOT 게이트에 본 논문이 제안한 함수 임베딩 방법을 적용했을 때의 진화연산과 투사측정 결과를 제시하고, 기존의 방법들과 비교 검토하였다.

• 한국광학회지
• /
• 제17권6호
• /
• pp.564-568
• /
• 2006

반도체 광증폭기에 기반을 둔 이득포화특성을 이용하여 XOR, AND, OR 논리 게이트를 동시에 구현하는 다기능 전광 논리소자를 설계하고 구현하였다. 상용화된 프로그램인 VPI Component $Maker^{TM}$을 사용하여 시뮬레이션을 수행하였고 10 Gbit/s의 입력 신호를 사용하여 XOR, AND, OR 논리동작을 동시에 구현하는 다기능 전광 논리소자를 구현하였다.

• 전자공학회논문지SC
• /
• 제47권1호
• /
• pp.29-34
• /
• 2010

본 논문에서는 새로운 패리티 보존형 가역 논리게이트를 제안한다. 패리티 보존형 가역 논리게이트는 입력 값과 출력 값의 패리티가 같은 가역 논리게이트를 의미한다. 최근 가역 논리 게이트가 저전력 CMOS 디자인, 양자 컴퓨팅 그리고 나노 테크놀로지와 같은 분야에서 전력을 효율적으로 사용하는 방법임을 알려졌다. 그리고 패리티 체크(parity-checking)는 디지털 시스템에서 오류 주입을 확인 하는 대표적인 방법 중 하나이다. 제안하는 새로운 패리티 보존형 가역 논리게이트는 모든 boolean 함수를 구성할 수 있고, 기존의 오류 확인 boolean 함수보다 가역 논리게이트 수, garbage-output의 수 그리고 하드웨어 연산량에서 효율적으로 구성할 수 있다.

• 대한전자공학회논문지SD
• /
• 제43권4호
• /
• pp.56-65
• /
• 2006

Quantum-dot Cellular Automata (QCA)는 분자 혹은 원자 수준의 작은 크기의 소자이며 극도로 낮은 소모 전력 특성을 가지기 때문에 디지털 논리 구현에 있어 차세대 기술로 많은 주목을 받고 있다. 현재까지 다양한 QCA 설계가 발표되었지만 대부분 시뮬레이션에 의해 동작하지 않음이 확인되었으며 설계를 위한 일반적인 규범이나 지침도 제시되지 알았다. 동작하는 기본적인 구조를 간단히 확장하는 경우에도 시뮬레이션이 실패하였으며 대규모 회로 설계에는 엄청난 시간 소요가 예상되었다. 본 논문에서는 게이트 입력 경로의 불균형 및 배선구조의 숨은 잡음 경로등 기본적인 QCA 구조에서 나타난 치명적인 취약성에 대해 설명하고 이를 해결하기 위한 강건한 QCA 설계를 위해 규범 및 지침을 제시한다. 또한, 이 강건 설계 기법에 따라 설계되고 시뮬레이션에 의해 그 동작이 검증된 고속 가산기를 제시한다.

• 대한전자공학회논문지SD
• /
• 제46권1호
• /
• pp.107-116
• /
• 2009

QCA는 현재 초고집적 저전력 디지털 시스템 구현 기술의 왕좌를 차지하고 있는 CMOS의 자리를 상속받을 가장 장래성 있는 차세대 나노 전자 소자 중 하나이다. QCA 셀의 하드웨어 기본 동작은 이미 1990년대 후반에 실험을 통하여 증명되었다. 또한 회로를 설계할 수 있는 전용설계 도구와 시뮬레이터도 개발되었다. 그러나 기존의 QCA 설계 기술은 초대규모 설계에 대한 준비가 부족하다. 본 논문은 기존의 대규모 CMOS 설계에서 사용되었던 검증 방법들과 도구를 QCA 설계에서 그대로 활용할 수 있는 새로운 접근 방법을 제시한다. 첫째로 셀 배치를 미리 정의된 구조에서 벗어나지 않도록 엄격하게 제한함으로써 항상 일관성 있는 디지털 동작을 보장하는 설계 규칙을 제안한다. 다음, QCA 설계의 게이트 및 상호연결 구조를 인식한 후 다수결 게이트의 입력 경로 균형과 잡음 증폭 방지 등을 포함하는 신호 충실도 보장 조건을 검사한다. 마지막으로 디지털 논리를 추출하여 OpenAccess 공통 데이터베이스로 저장하면 이미 CMOS 설계에서 사용되고 있는 풍부한 검증 툴과 연결되어 그들을 사용할 수 있게 된다. 제안된 방식을 검증하기 위해 2-비트 가산기 및 비트-직렬 가산기, 그리고 ALU 비트 슬라이스를 설계하였다. 디지털 논리를 추출하여 Verilog 넷 리스트를 생성시킨 후 상업용 소프트웨어로 시뮬레이션 하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권1호
• /
• pp.91-105
• /
• 2016

Carbon Nanotube Field-Effect Transistors (CNTFETs) have been studied as candidates for post Si CMOS owing to the better electrostatic control and high mobility. To enhance the immunity against short - channel effects (SCEs), the novel channel and gate engineered architectures have been proposed to improve CNTFETs performance. This work presents a comprehensive study of the influence of channel and gate engineering on the CNTFET switching, high frequency and circuit level performance of carbon nanotube field-effect transistors (CNTFETs). At device level, the effects of channel and gate engineering on the switching and high frequency characteristics for CNTFET have been theoretically investigated by using a quantum kinetic model. This model is based on two-dimensional non-equilibrium Green's functions (NEGF) solved self - consistently with Poisson's equations. It is revealed that hetero - material - gate and lightly doped drain and source CNTFET (HMG - LDDS - CNTFET) structure can significantly reduce leakage current, enhance control ability of the gate on channel, improve the switching speed, and is more suitable for use in low power, high frequency circuits. At circuit level, using the HSPICE with look - up table(LUT) based Verilog - A models, the impact of the channel and gate engineering on basic digital circuits (inverter, static random access memory cell) have been investigated systematically. The performance parameters of circuits have been calculated and the optimum metal gate workfunction combinations of ${\Phi}_{M1}/{\Phi}_{M2}$ have been concluded in terms of power consumption, average delay, stability, energy consumption and power - delay product (PDP). In addition, we discuss and compare the CNTFET-based circuit designs of various logic gates, including ternary and binary logic. Simulation results indicate that LDDS - HMG - CNTFET circuits with ternary logic gate design have significantly better performance in comparison with other structures.